发明名称 | 单片系统的设计校验方法和装置 | ||
摘要 | 一种精确度高、速度快、费用低的校验SoC设计方法和装置。该装置允许使用一种方法,该方法包括步骤:校验SoC中的各集成核芯;使用各核芯的硅IC和核芯供应商提供的模拟测试台;通过使用SoC设计者研制的模拟测试台和附带逻辑的FPGA/仿真器来校验各核芯间的接口、核芯的片上总线和附带逻辑;校验核芯间的定时和SoC定时临界路线;以及通过使用整体SoC的模拟测试台和应用程序来执行整体设计校验。 | ||
申请公布号 | CN1383200A | 申请公布日期 | 2002.12.04 |
申请号 | CN01115546.9 | 申请日期 | 2001.04.27 |
申请人 | 株式会社鼎新 | 发明人 | 罗基特·赖什曼;矢元裕明 |
分类号 | H01L21/70;H01L27/00 | 主分类号 | H01L21/70 |
代理机构 | 永新专利商标代理有限公司 | 代理人 | 韩宏 |
主权项 | 1、一种设计校验基于嵌入式核芯的SoC(单片机系统)的方法,该方法包括以下步骤:校验要集成进SoC的各核芯,通过使用各核芯的硅IC以及核芯供应商提供的模拟测试台来进行;通过使用SoC设计者研制的模拟测试台和附带逻辑的FPGA/仿真器来校验各核芯间的接口、核芯的片上总线和附带(glue)逻辑,;校验核芯间的定时和SoC级的定时临界路线;以及通过使用整体SoC模拟测试台和应用软件进行整体设计校验, | ||
地址 | 日本东京 |