| 主权项 |
1.一种OE/RF元件复合凸块晶圆级构装之制造方法,包含下列步骤:检测已完成前段制程之一光电元件晶圆;以微影或印刷方式形成一凸块于该光电元件晶圆之一焊垫上;沉积一光阻层并以微影方式定义一金属膜区域;以微蚀、活化程序完成无电镀制程之前处理作业;以无电镀方式将一金属材料沉积于该凸块与该光电元件晶圆背后区以形成一金属层;及除去该光阻层。2.如专利申请范围第1项所述之OE/RF元件复合凸块晶圆级构装之制造方法,该光电元件晶圆系为砷化镓(GaAs)或矽化锗(SiGe)两者任选其一。3.如专利申请范围第1项所述之OE/RF元件复合凸块晶圆级构装之制造方法,该凸块之材料系为高分子材料或缓冲性材料。4.如专利申请范围第1项所述之OE/RF元件复合凸块晶圆级构装之制造方法,该金属材料系为铜、镍与金三者任选其一。5.如专利申请范围第1项所述之OE/RF元件复合凸块晶圆级构装之制造方法,该金属层厚度约为二微米。6.一种OE/RF元件复合凸块晶圆级构装之制造方法,包含下列步骤:检测已完成前段制程之一光电元件晶圆;以微影或印刷方式形成一凸块于该光电元件晶圆之一焊垫上;以微蚀、活化程序完成无电镀制程之前处理作业;沉积一光阻层并以微影方式定义一金属膜区域;以无电镀方式将一金属材料沉积于该凸块与该光电元件晶圆背后区以形成一金属层;及除去该光阻层。7.如专利申请范围第6项所述之OE/RF元件复合凸块晶圆级构装之制造方法,该光电元件晶圆系为砷化镓(GaAs)或矽化锗(SiGe)两者任选其一。8.如专利申请范围第6项所述之OE/RF元件复合凸块晶圆级构装之制造方法,该凸块之材料系为高分子材料或缓冲性材料。9.如专利申请范围第6项所述之OE/RF元件复合凸块晶圆级构装之制造方法,该金属材料系为铜、镍与金三者任选其一。10.如专利申请范围第6项所述之OE/RF元件复合凸块晶圆级构装之制造方法,该金属层厚度约为二微米。11.一种OE/RF元件复合凸块晶圆级构装之制造方法,包含下列步骤:检测已完成前段制程之一光电元件晶圆;以微影或印刷方式形成一凸块于该光电元件晶圆之一焊垫上;沉积一光阻层并以微影方式定义一金属膜区域;以微蚀、活化程序完成无电镀制程之前处理作业;除去该光阻层;及以无电镀方式将一金属材料沉积于该凸块与该光电元件晶圆背后区以形成一金属层。12.如专利申请范围第11项所述之OE/RF元件复合凸块晶圆级构装之制造方法,该光电元件晶圆系为砷化镓(GaAs)或矽化锗(SiGe)两者任选其一。13.如专利申请范围第11项所述之OE/RF元件复合凸块晶圆级构装之制造方法,该凸块之材料系为高分子材料或缓冲性材料。14.如专利申请范围第11项所述之OE/RF元件复合凸块晶圆级构装之制造方法,该金属材料系为铜、镍与金三者任选其一。15.如专利申请范围第11项所述之OE/RF元件复合凸块晶圆级构装之制造方法,该金属层厚度约为二微米。16.一种OE/RF元件复合凸块晶圆级构装之结构,包含:一具有复数个积体电路晶粒的光电元件晶圆,该光电元件晶圆系完成光电元件之前段制程,并且,每一该晶粒具有至少一焊垫;一凸块,形成于该光电元件晶圆之每个该焊垫上;一金属层,系以无电镀制程镀于该凸块上;及一背面金属层,系以无电镀制程镀于该光电元件晶圆之背面。17.如专利申请范围第16项所述之OE/RF元件复合凸块晶圆级构装之结构,该光电元件晶圆系为砷化镓(GaAs)或矽化锗(SiGe)两者任选其一。18.如专利申请范围第16项所述之OE/RF元件复合凸块晶圆级构装之结构,该凸块之材料系为高分子材料或缓冲性材料。19.如专利申请范围第16项所述之OE/RF元件复合凸块晶圆级构装之结构,该金属层及该背面金属层之材料系为铜、镍与金三者任选其一。20.如专利申请范围第16项所述之OE/RF元件复合凸块晶圆级构装之结构,该金属层厚度约为二微米。图式简单说明:第1A~1F图为本发明OE/RF元件复合凸块晶圆级构装之制造方法的制程剖面图之第一具体实施例;第2A~2F图为本发明OE/RF元件复合凸块晶圆级构装之制造方法的制程剖面图之第二具体实施例;第3A~3F图为本发明OE/RF元件复合凸块晶圆级构装之制造方法的制程剖面图之第三具体实施例;及第4图为本发明OE/RF元件复合凸块晶圆级构装之结构剖面图。 |
