| 摘要 |
Eine Schaltungsanordnung zur Freigabe eines Taktsignals (CLK) in Abhängigkeit von einem Freigabesignal (EN) weist erste (15) und zweite (163, 161, 164, 162) Signalpfade auf, die einem NAND-Gatter (11) zugeführt werden. Der zweite Signalpfad enthält ein RS-Flip-Flop (161, 162), welchem NAND-Gatter (163, 164) vorgeschaltet sind, die ihrerseits über verschiedene Inverter (101, 111, 112) mit den Eingangsanschlüssen (10, 11) für das Taktsignal (CLK) bzw. das Freigabesignal (EN) verbunden sind. |
