| 主权项 |
1.一种积体电路制造之推拉双向式派工方法,当具有复数个优先次序之复数个晶圆批次于一制程中利用复数个机台以进行制造,用以决定该些晶圆批次于复数个工作站之排货次序;其中,该制程系包括依序由复数个制程阶段所构成,而该些制程阶段系依序由该些工作站所构成,该积体电路制造之推拉双向式派工方法至少包括:进行一第一推货步骤,使具一强制执行次序之一第一晶圆批次派工于每一该些工作站中,其中该第一晶圆批次系包括于该些晶圆批次;计算每一该些机台之产能,以统计出每一该些机台之一第一机台缺货量;进行一第一拉货步骤,若该些制程阶段之一第一制程阶段所制造之该些晶圆批次少于该第一制程阶段之一第一满载晶圆处理量,而具有一第一晶图缺额,则使一第二晶圆批次派工于该第一制程阶段之前之一第二制程阶段中,其中该第二晶圆批次系包括于该些晶圆批次;计算每一该些机台之产能,以统计出每一该些机台之复数个第二机台缺货量;进行一第二拉货步骤,若该些工作站之一第一工作站所制造之该些晶圆批次少于该第一工作站之一第二满载晶圆处理量,而具有一第二晶圆缺额,则使一第三晶圆批次派工于该第一工作站之前之一第二工作站,其中该第一工作站与该第二工作站系位于相同之该些制程阶段,而该第三晶圆批次系包括于该些晶圆批次;计算每一该些机台之产能,以统计出每一该些机台之复数个第三机台缺货量;以及进行一第二推货步骤,依照该些晶圆批次之该些优先次序,将该些晶圆批次派工于未达该第二满载晶圆处理量之每一该些工作站。2.如申请专利范围第1项所述之积体电路制造之推拉双向式派工方法,其中上述之强制执行次序之该第一晶圆批次系包括具有特别优先处理次序之该些晶圆批次、延迟处理之该些晶圆批次、以及停留过久而影响到积体电路制造之该些晶圆批次。3.如申请专利范围第1项所述之积体电路制造之推拉双向式派工方法,其中上述之第二晶圆批次之数量等于该第一晶圆缺额。4.如申请专利范围第1项所述之积体电路制造之推拉双向式派工方法,其中上述之第三晶圆批次之数量系等于该第二晶圆缺额。5.如申请专利范围第1项所述之积体电路制造之推拉双向式派工方法,其中上述之第二制程阶段与该第一制程阶段系为相邻之该些制程阶段。6.如申请专利范围第5项所述之积体电路制造之推拉双向式派工方法,其中更包括重复进行上述之第一拉货步骤,依序由该第二制程阶段往该些制程阶段之第一者进行派工。7.如申请专利范围第6项所述之积体电路制造之推拉双向式派工方法,其中上述之第一制程阶段系为该些制程阶段之最后一者。8.如申清专利范围第1项所述之积体电路制造之推拉双向式派工方法,其中上述之第二工作站与该第一工作站系为相邻之该些工作站。9.如申请专利范围第8项所述之积体电路制造之推拉双向式派工方法,其中更包括重复进行上述之第二拉货步骤,依序由每一该些制程阶段之该第二工作站往每一该些制程阶段之该些工作站之第一者进行派工。10.如申请专利范围第9项所述之积体电路制造之推扭双向式派工方法,其中上述之第一工作站系为每一该些制程阶段之该些工作站之最后一者。11.一种积体电路制造之推拉双向式派工方法,当具有复数个优先次序之复数个晶圆批次于一制程中利用复数个机台以进行制造,用以决定该些晶圆批次于复数个制程单元之排货次序,其中该制程系依序由该些制程单元所构成,该积体电路制造之推拉双向式派工方法至少包括:进行一第一推货步骤,使具一强制执行次序之一第一晶圆批次派工于每一该些制程单元中,其中该第一晶圆批次系包括于该些晶圆批次;进行一拉货步骤,若该些制程单元之一第一制程单元所制造之该些晶圆批次少于该第一制程单元之一满载晶圆处理量,而具有一第一晶圆缺额,则使一第二晶圆批次派工于该第一制程单元之前之一第二制程单元中,其中该第二晶圆批次系包括于该些晶圆批次;进行一第二推货步骤,依照该些晶圆批次之该些优先次序,将该些晶圆批次派工于未达该满载晶圆处理量之每一该些制程单元中。12.如申请专利范围第11项所述之积体电路制造之推拉双向式派工方法,其中上述之强制执行次序之该第一晶圆批次系包括具有特别优先处理次序之该些晶圆批次、延迟处理之该些晶圆批次、以及停留过久而影响到积体电路制造之该些晶圆批次。13.如申请专利范围第11项所述之积体电路制造之推拉双向式派工方法,其中上述之第二晶圆批次之数量系等于该第一晶圆缺额。14.如申请专利范围第11项所述之积体电路制造之推拉双向式派工方法,其中上述之第二制程单元与该第一制程单元系为相邻之该些制程单元。15.如申请专利范围第14项所述之积体电路制造之推拉双向式派工方法,其中更包括重复进行上述之拉货步骤,依序由该第二制程单元往该些制程单元之第一者进行派工。16.如申请专利范围第15项所述之积体电路制造之推拉双向式派工方法,其中上述之第一制程单元系为该些制程单元之最后一者。17.一种积体电路制造之晶圆派工方法,系利用该积体电路制造之复数个机台来制造复数个晶圆批次,使该些晶圆批次派工于复数个制程阶段之复数个工作站中,该积体电路制造之晶圆派工方法至少包括:提供一资料库,其中该资料库系具有每一该些工作站之该些晶圆批次之复数个制程资料;利用该些制程资料,定义该些晶圆批次之复数个优先次序;由一产能规划系统得到该些机台之复数个产能限制;由该产能规划系统并可得到该些机台所能生产之复数个晶圆标准量;利用该些晶圆标准量以计算出该些机台之复数个缺货量;由该些晶圆批次之该些优先次序、该些机台之该些产能限制、与该些机台之该些缺货量,利用该积体电路制造之一推拉双向式派工方法对该些晶圆批次进行排货,该推拉双向式派工方法至少包括:进行一第一推货步骤;进行一第一拉货步骤;进行一第二拉货步骤;以及进行一第二推货步骤;以及依该推拉双向式派工方法对该些晶圆批次排货之结果,列印一派工单。18.如申请专利范围第17项所述之积体电路制造之晶圆派工方法,其中上述之第一推货步骤,系使具一强制执行次序之一第一晶圆批次派工于每一该些工作站中,其中该第一晶圆批次系包括于该些晶圆批次。19.如申请专利范围第18项所述之积体电路制造之晶圆派工方法,其中上述之强制执行次序之该第一晶圆批次系包括具有特别优先处理次序之该些晶圆批次、延迟处理之该些晶圆批次、以及停留过久而影响到积体电路制造之该些晶圆批次。20.如申请专利范围第17项所述之积体电路制造之晶圆派工方法,其中上述之第一拉货步骤系包括若该些制程阶段之一第一制程阶段所制造之该些晶圆批次少于该第一制程阶段之一第一满载晶圆处理量,而具有一第一晶圆缺额,则使一第二晶圆批次派工于该第一制程阶段之前之一第二制程阶段中,其中该第二晶圆批次系包括于该些晶圆批次。21.如申请专利范围第20项所述之积体电路制造之晶圆派工方法,其中上述之第二晶圆批次之数量系等于该第一晶圆缺额。22.如申请专利范围第20项所述之积体电路制造之晶圆派工方法,其中上述之第二制程阶段与该第一制程阶段系为相邻之该些制程阶段。23.如申请专利范围第22项所述之积体电路制造之晶圆派工方法,其中更包括重复进行上述之第一拉货步骤,依序由该第二制程阶段往该些制程阶段之第一者进行派工。24.如申请专利范围第23项所述之积体电路制造之晶圆派工方法,其中上述之第一制程阶段系为该些制程阶段之最后一者。25.如申请专利范围第17项所述之积体电路制造之晶圆派工方法,其中上述之第二拉货步骤系若该些工作站之一第一工作站所制造之该些晶圆批次少于该第一工作站之一第二满载晶圆处理量,而具有一第二晶圆缺额,则使一第三晶圆批次派工于该第一工作站之前之一第二工作站,其中该第一工作站与该第二工作站系位于相同之该些制程阶段,而该第三晶圆批次系包括于该些晶圆批次。26.如申请专利范围第25项所述之积体电路制造之晶圆派工方法,其中上述之第三晶圆批次之数量系等于该第二晶圆缺额。27.如申请专利范围第25项所述之积体电路制造之晶圆派工方法,其中上述之第二工作站与该第一工作站系为相邻之该些工作站。28.如申请专利范围第25项所述之积体电路制造之晶圆派工方法,其中更包括重复进行上述之第二拉货步骤,依序由每一该些制程阶段之该第二工作站往每一该些制程阶段之该些工作站之第一者进行派工。29.如申请专利范围第25项所述之积体电路制造之晶圆派工方法,其中上述之第二推货步骤,系依照该些晶圆批次之该些优先次序,将该些晶圆批次派工于未达该第二满载晶圆处理量之每一该些工作站中。图式简单说明:第1图所绘示为一般积体电路制造之晶圆派工方法;第2图所绘示为本发明积体电路制造之晶圆派工方法;第3图所绘示为本发明积体电路之制程示意图;第4图所绘示为本发明较佳实施例中晶圆批次之优先次序;以及第5图所绘示为本发明积体电路制造之晶圆派工方法。 |
