发明名称 半导体装置之制造方法及其构造
摘要 本发明提供不受所装载之半导体元件的规格而使用相同的导线实施半导体元件之树脂密封的半导体装置之制造方法,并提供优于放热特性及高频率特性,以及可小型化、轻量化的半导体装置。本发明的装置对于平行的设在同一平面内之含有复数之导线的导线框装载复数的半导体元件,将全体施予树脂密封之后依各半导体装置予以分割。
申请公布号 TW502419 申请公布日期 2002.09.11
申请号 TW088101429 申请日期 1999.01.30
申请人 三菱电机股份有限公司 发明人 扇山健治;藤原照久;山崎笃
分类号 H01L23/48;H01L21/56 主分类号 H01L23/48
代理机构 代理人 陈灿晖﹝已殁﹞ 台北巿城中区武昌街一段六十四号八楼;洪武雄 台北巿城中区武昌街一段六十四号八楼;陈昭诚 台北巿武昌街一段六十四号八楼
主权项 1.一种半导体装置之制造方法,该半导体装置系由 粘晶垫及线接合垫;装载于该粘晶垫上的半导体元 件;以及将该半导体元件埋入之密封树脂所构成, 其制造步骤包括: 准备于同一平面内保持间隔且大致平行地纵列配 置有复数导线之导线框; 于该导线框之至少1导线表面将复数半导体元件呈 横列固定,各半导体元件的电极与固定该半导体元 件之导线及与该导线呈纵方向邻接之其他导线分 别电气连接; 以上述导线背面呈露出的状态由该导线的表面上 充填将上述复数半导体元件一体埋入之上述密封 树脂; 将上述导线于纵方向切断,以分割固定有上述半导 体元件之该导线为固定有该半导体元件的部分,及 与电极连接的部分,并将上述其他的导线分割为各 与不同的电极连接的部分;以及 将上述导线及上述密封树脂于上述半导体元件之 间以纵方向切断,将上述半导体元件固定的上述导 线做为粘晶垫,并将连接于上述电极的该导线做为 线接合垫者。2.如申请专利范围第1项的半导体装 置之制造方法,其中,上述半导体元件为跨在纵列 配置之上述复数导线上而固定者。3.如申请专利 范围第1项的半导体装置之制造方法,其中,上述半 导体元件为于上述导线的表面上以导电性或绝缘 性接合材固定者。4.如申请专利范围第1项的半导 体装置之制造方法,其中,纵方向配置之上述复数 半导体元件为以上述相同的密封树脂埋入的状态, 由该复数半导体元件的外侧将该密封树脂于横方 向切断者。5.如申请专利范围第1项的半导体装置 之制造方法,其中,导线框保持间隔且互为略平行 地纵列配置之复数导线系设于同一平面内。6.一 种半导体装置之制造方法,该半导体装置系由粘晶 垫及线接合垫;装载于该粘晶垫上的半导体元件; 以及将该半导体元件埋入的密封树脂所构成, 其特征在该制造方法包括: 准备在同一平面内保持间隔而对称配置的导线框, 使保持间隔而略为平行地纵列配置之梳齿状导线 呈对向状态; 于上述对称的梳齿状导线的任一单方之至少在纵 方向相隔1条的导线表面固定半导体元件,将该半 导体元件的电极与邻接该导线之其他导线做电气 连接; 自该导线的表面充填将上述半导体元件一起埋入 的上述密封树脂,使上述导线的背面呈露出状态; 及 将上述导线与上述密封树脂一起于纵方向切断,由 上述导线框切离,将上述半导体元件固定的该导线 做为粘晶垫,且将连接上述电极的该导线做为线接 合垫者。7.如申请专利范围第6项的半导体装置之 制造方法,其中,上述半导体元件系跨在纵列配置 之上述复数导线而固定者。8.如申请专利范围第6 项的半导体装置之制造方法,其中,上述半导体元 件系跨在横向相对之上述复数导线而固定者。9. 如申请专利范围第6项的半导体装置之制造方法, 其中,上述半导体元件系以导电性或绝缘性接合材 固定在上述导线的表面上者。10.如申请专利范围 第6项的半导体装置之制造方法,其中,上述纵方向 配置之复数半导体元件系由该复数半导体元件的 外侧将该密封树脂于横方向切断,使之呈埋入上述 同一密封树脂的状态者。11.一种半导体装置,系由 :上面载装有半导体元件之粘晶垫;与该粘晶垫大 致平行地纵列配置,且与该半导体元件之电极相连 接之线接合垫;及用以埋覆该半导体元件之密封树 脂所构成, 其特征在该半导体装置复包括:分别横列配置于上 述粘晶垫及上述线接合垫之线接合垫,而上述密封 树脂系从该粘晶垫与该线接合垫之上面填充,使上 述粘晶垫与上述线接合垫之背面露出。12.如申请 专利范围第11项之半导体装置,其中,上述半导体元 件系跨在纵列配置之上述复数粘晶垫的方式固定 者。13.如申请专利范围第11项之半导体装置,其中, 设有横列配置于上述粘晶垫之粘晶垫,并以跨在该 等粘晶垫之方式使上述半导体元件固定者。14.如 申请专利范围第11项之半导体装置,其中,纵向配置 之上述复数半导体元件系埋覆于相同之密封树脂 者。图式简单说明: 第1图表示本发明之实施形态1的半导体装置。 第2图表示本发明之实施形态1的半导体装置之制 造工序图。 第3图表示本发明之实施形态1的半导体装置之制 造工序图。 第4图表示本发明之实施形态1的半导体装置之制 造工序图。 第5图表示本发明之实施形态1的另一半导体装置 。 第6图表示本发明之实施形态2的半导体装置。 第7图表示本发明之实施形态2的半导体装置之制 造工序图。 第8图表示本发明之实施形态3的半导体装置。 第9图表示本发明之实施形态3的半导体装置之制 造工序图。 第10图表示依习用构造的半导体装置。 第11图表示依习用构造的半导体装置之制造工序 。 第12图表示习用构造的半导体装置制造时使用的 导线框。 第13图表示习用构造之半导体装置的制造工序图 。 第14图表示习用构造之另一半导体装置。
地址 日本