| 主权项 |
1.一种在半导体积体电路制作中减少半导体晶图表面镶嵌凹陷和冲蚀之方法,包括:(i)选用半导体晶圆,其表面包括图型基材,图型基材上面是顺应性填料层,填料层包括镶嵌于图型基材下陷特点内之填料,填料层亦包括过度充填量,而且填料层至少在其下陷特点涂布牺牲性组成物;(ii)令晶圆表面经化学机械式抛光,除去过量填料,在晶圆表面的镶嵌填料上方产生牺牲性组成物帽盖;以及(iii)以浆液抛光消除图型,使帽盖周围上升特点的去除率,较不用蚀刻步骤除去填料的抛光中之帽盖去除率高者。2.如申请专利范围第1项之方法,其中填料层包括顺应性金属性组成物者。3.如申请专利范围第1项之方法,其中顺应性填料层包括选自铜、银、金、铝、钨,及其合金等之组成物者。4.如申请专利范围第1项之方法,其中经抛光,而抛光包括利用单一浆液之一步骤抛光法者。5.如申请专利范围第1项之方法,其中单一浆液对填料层之去除率比牺牲性组成物大约5至约1000倍者。6.如申请专利范围第1项之方法,其中抛光包括以对填料层之去除率比牺牲性组成物大约10至约100倍之聚液加以抛光者。7.如申请专利范围第1项之方法,其中抛光包括以对填料层之去除率比牺牲性组成物大约5至约100倍之浆液加以抛光者。8.如申请专利范围第1项之方法,其中牺牲性组成物系涂布填料层之顺应层者。9.如申请专利范围第1项之方法,其中选择包括选择一种晶圆,在图型基材和填料层间介置中间层者。10.如申请专利范围第9项之方法,其中抛光清除图型包括在帽盖之前除去中间层者。11.如申请专利范围第9项之方法,其中抛光清除图型系与中间层实质上同样时间除去帽盖者。12.如申请专利范围第9项之方法,其中牺牲性组成物和中间层系同样材料者。13.如申请专利范围第12项之方法,其中牺牲性组成物包括沉积较中间层为厚者。14.一种在半导体积体电路制作中减少半导体晶圆表面金属性镶嵌凹陷和冲蚀之方法,包括:(i)选用晶圆,在其表面包括图型表面结构;(ii)在图型表面形成顺应性金属填料层,金属层充填图型表面的下陷特点,并具有过度充填量;(iii)在至少金属层下陷特点上方形成牺牲性沉积,选用牺牲性沉积要在使用浆液时,化学机械式抛光去除率低于金属填料之去除率;以及(iv)以浆液抛光晶圆表面,在图型表面内的填料上方形成牺牲性沉积帽盖,再继续为清除图型而抛光,不用蚀刻步骤,除去金属填料者。15.如申请专利范围第14项之方法,其中形成顺应性金属填料层包括形成一层,由选自包含铜、银、金、铝、钨等金属,及其合金构成者。16.如申请专利范围第14项之方法,又包括在图型表面和金属层之间形成顺应性中间层者。17.如申请专利范围第14项之方法,其中形成牺牲性沉积包括形成顺应性牺牲层者。18.如申请专利范围第14项之方法,其中抛光包括以单一步骤法抛光者。19.如申请专利范围第14项之方法,其中抛光包括以对金属填料之去除率比牺牲性沉积大约5至约1000倍之浆液加以抛光者。20.如申请专利范围第16项之方法,其中牺牲性沉积和中间层系同样材料者。21.如申请专利范围第20项之方法,其中牺牲性沉积较中间层为厚者。22.一种半导体晶圆,包括图型基材,图型基材包括在图型基材下陷特点的凹部内形成之镶嵌填料,镶嵌填料覆盖牺牲性填料之去除率为低者。23.如申请专利范围第22项之半导体晶圆,其中镶嵌填料以过度充填量延伸超出周围表面者。24.如申请专利范围第22项之半导体晶圆,又包括图型基材下陷特点内之中间层,介置于基材表面和镶嵌填料之间者。25.如申请专利范围第22项之半导体晶圆,其中镶嵌填料为金属性填料者。26.如申请专利范围第22项之半导体晶圆,其中镶嵌填料包括金属性组成物,系选自包含银、铜、铝、钨、金,及其合金者。27.一种在波纹法中对表面之平整方法,包括:(i)在填料层上形成牺牲性材料层,填料具有镶嵌部,充填基材内之下陷特点;(ii)使用化学机械式抛光法,把牺牲层和填料层抛光,以除去过量填料,于牺牲性材料的镶嵌部上方产生牺牲性组成物帽盖;以及(iii)继续抛光除去牺牲性材料,并从牺牲性材料镶嵌部周围的基材表面部份清除填料,不用蚀刻步骤除去填料者。28.如申请专利范围第27项之平整方法,其中抛光和继续步骤系在单一化学机械式抛光制法步骤中进行者。29.如申请专利范围第28项之平整方法,其中单一化学机械式抛光制法步骤使用单一浆液者。图式简单说明:第一图A,第一图B,第一图C表示波纹法所利用前案技艺之标准填料图型;第二图A,第二图B,第二图C为半导体晶圆一部份表面之简略断面图,表示本发明方法之具体例;第二图D为第二图A晶图一部份之放大图,表示其细节;第二图E为第二图B晶图一部份之放大图,表示其细节;第三图为本发明具体例半导体表面一部份之简略断面图。 |
