| 主权项 |
1.一种分离闸极式快闪记忆体的制造方法,适用在一基底上,该制造方法至少包括:在该基底上依序形成一穿隧氧化物层、一第一导电层与一硬罩幕层;定义该硬罩幕层,在该硬罩幕层中形成一汲极开口与一浮置闸开口,暴露出该第一导电层;在该汲极开口与该浮置闸开口暴露出该第一导电层上形成一第一复-氧化物层与一第二复-氧化物层;去除该第一复-氧化物层以及被该第一复-氧化物层覆盖的该第一导电层,暴露出该汲极开口中的该基底;在该汲极开口暴露出的该基底形成一汲极区;去除该硬罩幕层;以该第二复-氧化物层为罩幕,蚀刻该第一导电层,形成一浮置闸;在该浮置闸与该基底上形成一分离闸极氧化物层;在该第二复-氧化物层上形成一第二导电层,定义该第二导电层而形成一控制闸;以及在该浮置闸侧边的该基底形成一源极区。2.如申请专利范围第1项所述之分离闸极式快闪记忆体的制造方法,其中该硬罩幕层包括氮化矽层。3.如申请专利范围第1项所述之分离闸极式快闪记忆体的制造方法,其中该第一复-氧化物层与该第二-复氧化物层系对该第一导电层进行一氧化的步骤而形成。4.如申请专利范围第1项所述之分离闸极式快闪记忆体的制造方法,其中去除该第一复氧化物层以及被该第一复-氧化物层覆盖的该第一导电层的步骤更包括利用一光阻覆盖该第二复-氧化物层;以及以该硬罩幕层为罩幕,对该基底进行一不等向性蚀刻,去除该第一复-氧化层与其覆盖的该第一导电层。5.如申请专利范围第1项所述之分离闸极式快闪记忆体的制造方法,其中该汲极区系利用一离子植入该基底而形成,之后更进行一趋入的步骤,而在该汲极区的该基底表面形成一氧化物层。6.如申请专利范围第1项所述之分离闸极式快闪记忆体的制造方法,其中去除该硬罩幕层包括以湿蚀刻法进行。7.如申请专利范围第1项所述之分离闸极式快闪记忆体的制造方法,其中以该第二复-氧化物层为罩幕,蚀刻该第一导电层的步骤系利用一不等向性蚀刻法进行。8.如申请专利范围第1项所述之分离闸极式快闪记忆体的制造方法,其中在形成该分离闸极氧化物层后,形成该第二导电层前更包括在该浮置闸侧边形成一绝缘间隙壁。9.如申请专利范围第1项所述之分离闸极式快闪记忆体的制造方法,其中该第一导电层包括复晶矽层。10.如申请专利范围第1项所述之分离闸极式快闪记忆体的制造方法,其中该第二导电层包括复晶矽层。11.一种分离闸极式快闪记忆体的制造方法,适用在一基底上,该制造方法至少包括:在该基底上依序形成一穿隧氧化物层、一第一导电层与一硬罩幕层;定义该硬罩幕层,在该硬罩幕层中形成一汲极开口与一浮置闸开口,暴露出该第一导电层;去除该汲极开口中的该第一导电层,暴露出该基底;在该汲极开口暴露出的该基底形成一汲极区;在该浮置闸开口暴露出的该第一导电层形成一复-氧化物,在该汲极区的该基底表面形成一氧化物层;去除该硬罩幕层;以该复-氧化物层为罩幕,蚀刻该第一导电层,形成一浮置闸;在该浮置闸与该基底上形成一分离闸极氧化物层;在该复-氧化物层上形成一第二导电层,定义该第二导电层而形成一控制闸;以及在该浮置闸侧边的该基底形成一源极区。12.如申请专利范围第11项所述之分离闸极式快闪记忆体的制造方法,其中该硬罩幕层包括氮化矽层。13.如申请专利范围第11项所述之分离闸极式快闪记忆体的制造方法,其中去除该汲极开口中的该第一导电层的步骤更包括在该浮置闸开口覆盖一光阻,以该硬罩幕层为罩幕,以不等向性蚀刻法蚀刻该第一导电层,直到暴露出该基底。14.如申请专利范围第11项所述之分离闸极式快闪记忆体的制造方法,其中该汲极区系利用一离子植入该基底而形成。15.如申请专利范围第11项所述之分离闸极式快闪记忆体的制造方法,其中在该浮置闸开口暴露出的该第一导电层形成一复-氧化物,在该汲极区的该基底表面形成一氧化物层系在对该汲极区进行一趋入的步骤时形成。16.如申请专利范围第11项所述之分离闸极式快闪记忆体的制造方法,其中去除该硬罩幕层包括以湿蚀刻法进行。17.如申请专利范围第11项所述之分离闸极式快闪记忆体的制造方法,其中以该复-氧化物层为罩幕,蚀刻该第一导电层系利用一不等向性蚀刻法进行。18.如申请专利范围第11项所述之分离闸极式快闪记忆体的制造方法,其中在形成该分离闸极氧化物层后,形成该第二导电层前更包括在该浮置闸侧边形成一绝缘间隙壁。19.如申请专利范围第11项所述之分离闸极式快闪记忆体的制造方法,其中该第一导电层包括复晶矽层。20.如申请专利范围第11项所述之分离闸极式快闪记忆体的制造方法,其中该第二导电层包括复晶矽层。图式简单说明:第一图系显示一种分离闸极式快闪记忆体之结构;第二图A-第二图I系显示根据本发明第一较佳实施例分离闸极式快闪记忆体之制造流程剖面图;以及第三图A-第三图C系显示根据本发明第二较佳实施例分离闸极式快闪记忆体之制造流程剖面图。 |
