| 主权项 |
1.一种用以差动对称传输线(TL)之输出缓冲器电路, 其系包含: -输出电晶体(N3至N6),其中每个具有受控制的传导 路径,该等输出电晶体的传导路径系连接构成桥接 驱动电路(1); -该桥接驱动电路(1),其具有用以接收要在传输线( TL)上传送资料信号的信号输入(Din)、与该传输线( TL)相连接的信号输出(X,Y)、及电源供应输入(11,12); -一电源供应电路(2),用以较高的电源供应电位(Vu) 和较低的电源供应电位(Vl)提供给桥接驱动电路(1) ; 其特征在于 -该电源供应电路(2)适合构成具有较低电压源电位 、较高电压源电位、和源阻抗(Rs)的电压源(21); -该源阻抗(Rs)及所要连接该桥接驱动电路(1)之对 角ON阻抗(Ru,Rl)的总和系选定以使匹配于该传输线 的特性阻抗; -该电源供应电路(2)系包含用以在预定的位准上偏 压较低电压源电位的电压产生器电路(22)。2.如申 请专利范围第1项之输出缓冲器电路,其中 -该电源供应电路(2)系包含参考电位产生器电路(C 11,N1)和连接如同源级跟随器的电晶体(N22); -该电晶体(N2)的源极系连接成能够将该较高的电 源供应电位(Vu)提供给该桥接驱动电路(1); -该电晶体(N2)的闸极系连接成能够接收来自该参 考电位产生器电路(C11,N1)的参考电位。3.如申请专 利范围第1或2项之输出缓冲器电路,其中 -该装置(22)系用以在预定的位准上偏压该较低的 电压源电位,该装置系包括所连接的二极体或电晶 体(N9),以提供固定的汲-源极电位; -该装置(22)系连接在该桥接驱动电路(1)的该电源 供应输入(11,12)和地端之间。4.如申请专利范围第3 项之输出缓冲器电路, 其中该参考电位产生器电路(C11,N1,RO)系适合于产 生该较低电源供应电位(Vl)之所参考的该参考电位 。5.如申请专利范围第4项之输出缓冲器电路,其中 -该参考电位产生器电路系包含与参考阻抗(R0)的 一端相串联的固定电流源(C11); -该参考阻抗(R0)的另一端系与该装置(22)相连接,用 以在预定的位准上偏压该较低的电压电位; -该参考阻抗(R0)的该一端系连接以提供该参考电 位。6.如申请专利范围第1项之输出缓冲器电路,其 中 -该电源供应电路(2)系包括连接构成推挽级的连联 电晶体(N14,N15); -该推挽级的输出系与该桥接驱动电路(1)的该电源 供应该输入(11,12)相连接。7.如申请专利范围第6项 之输出缓冲器电路,其中该电源供应电路(2)系包含 用以侦测由推挽级所提供输出电压的电路,及用以 控制该推挽级,以利其输出实质上独立于由该推挽 级将供应电流提供给该桥接驱动电路(1)的供应电 压。8.如申请专利范围第6或7项之输出缓冲器电路 ,其中该阻抗装置(R1,R2)系连接在该推挽级(A1,A2)的 该输出及该桥接驱动电路(1)的该电源供应输入(11, 12)之间。9.如申请专利范围第6项之输出缓冲器电 路,其中 -该装置(22)系用以在预定的位准上偏压较低电压 源电位,该装置系包含第二推挽级(A2),其输出系连 接至该桥接驱动电路(1)的该较低电源供应输入(12) 。10.如申请专利范围第9项之输出缓冲器电路,其 中该电源供应电路系包括 -一电路,其系用以侦测由该第二推挽级(A2)所提供 的输出电压,并用以控制该第二推挽级,以致于它 会输出实质上独立于由该第二推挽级(A2)将供应电 流提供给该桥接驱动电路(1)的供应电压。11.如申 请专利范围第10项之输出缓冲器电路,其中该阻抗( R2)系串联在第二推挽级的输出及该桥接驱动电路( 1)的该较低电源供应输入(12)之间。12.如申请专利 范围第1项之输出缓冲器电路,其系包含连接至该 桥接驱动电路(1)的该电源供应输入(11,12)之解耦合 电路(C1,C2),用以在高频上补偿该电源供应电路(A1,A 2)的源阻抗之频率特性。13.如申请专利范围第1项 之输出缓冲器电路,其中 -该桥接驱动电路(1)的该输出电晶体(N3至N6)的控制 端系连接,以致于该桥接驱动电路的第二对角的电 晶体系接受低阻抗状态和高阻抗状态的其中之一, 而该桥接驱动电路(1)的第二对角的电晶体系根据 该资料信号(Din)而接受该等其中的另一状态。14. 如申请专利范围第1项之输出缓冲器电路,其中 -该装置(22)用以偏压较低的电压源电位,而该装置 系适合于在预定的位准上将该较低的电压源电位 保持超过地电位。图式简单说明: 第一图a系显示本发明的第一具体实施例之一般方 块图。 第一图b系根据本发明的第一具体实施例而显示输 出缓冲器电路。 第二图a根据本余明而显示输出缓衡器电路的第二 具体实施例之方块图。 第二图b系显示用以实现在第二具体实施例的第二 图中之方块图的电路; 第二图c系显示用以实现在第二具体实施例的第二 图中之方块图的另一电路; 第三图系显示解耦合复数输出缓冲器电路的具体 实施例;及 第四图系显示第二图c和第三图之具体实施例的供 应放大器之具体实施例。 |
