| 发明名称 |
Method and apparatus for an N-nary adder gate |
| 摘要 |
The present invention discloses a method and apparatus for adding two 1-of-N addends to produce a 1-of-N sum. In the preferred embodiment, the addends and sum comprise 1-of-4 logic signals.
|
| 申请公布号 |
US6216146(B1) |
申请公布日期 |
2001.04.10 |
| 申请号 |
US19980150829 |
申请日期 |
1998.09.10 |
| 申请人 |
INTRINSITY, INC. |
发明人 |
PETRO ANTHONY M.;BLOMGREN JAMES S. |
| 分类号 |
G06F1/08;G06F7/49;G06F7/50;G06F17/50;G11C8/10;G11C11/56;G11C19/00;H03K19/00;H03K19/003;H03K19/096;(IPC1-7):G06F7/50;G06F7/00 |
主分类号 |
G06F1/08 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
