| 摘要 |
<p>본 발명은 MOS 메모리 소자의 플로팅 실리콘 게이트와 제어 실리콘 게이트 사이의 게이트간 유전체들을 제공한다. 게이트간 유전체는 상기 플로팅 게이트 상에 성장된 제 1 SiO층을 구비한 SiO-TaO-SiO의 복합 구조이며, 모든 층들은 LPCVD 반응로 내에서 인 시튜로 바람직하게 생성된다. SiO-TaO-SiO복합 유전체가 형성된 후에, 이 복합 유전체는 SiO층들을 밀집시키기 위해 낮은 압력에서 어닐링된다. 전기적으로 측정해 본 결과, 게이트간 유전체 내의 전하 트랩 밀도는 종래의 방법을 통해 생성된 적층 유전체의 전하 트랩 밀도 보다 실질적으로 낮은 것으로 밝혀졌다.</p> |
