| 主权项 |
1.一种可变延迟电路,包含:第1延迟级,具有第1复数可切换阻抗元件,其并联连接且用以延迟一输入信号而获得一输出信号;第2延迟级,具有第2复数可切换阻抗元件,其并联连接且用以延迟一输入信号而获得一输出信号;及延迟时间控制器,用以选择性地将切换控制信号送出至该第1延迟级及第2延迟级,其特征为:藉由以来自该延迟时间控制器控制信号,控制该第1延迟级及第2延迟级之该阻抗元件之ON/OFF之状态,而改变该阻抗元件之阻抗値,而分别控制该输入信号之上升缘与下降缘之延迟时间,又,该延迟时间控制器可产生控制信号,用以同时控制该输入信号之上升缘与下降缘之延迟时间。2.如申请专利范围第1项可变延迟电路,其中,从该延迟时间控制器而来之控制信号具有相反之相位,用以分别控制输入信号之上升缘与下降缘。3.如申请专利范围第1项之可变延迟电路,其中,有两级或两级以上之该等延迟元件被串联连接。4.如申请专利范围第1项之可变延迟电路,其中,并联连接之该等可切换的阻抗元件系由场效电晶体所形成。5.如申请专利范围第1项可变延迟电路,其中,该第1延迟级更具有第3复数可切换阻抗元件,该第2延迟级更具有第4复数可切换阻抗元件,该延迟时间产生控制器产生:第1控制信号,控制该第1复数可切换阻抗元件;第2控制信号,与该第1控制信号相异,控制该第3复数可切换阻抗元件;第3控制信号,控制该第2复数可切换阻抗元件;第4控制信号,与该第3控制信号相异,控制该第4复数可切换阻抗元件。6.如申请专利范围第1项可变延迟电路,其中,该第1延迟级具有该第1复数可切换阻抗元件,该第1复数可切换阻抗元件包含:第1组可切换阻抗元件,其为并联连接之第1导电型;及第2组可切换阻抗元件,其为并联连接之第2导电型,该第2延迟级具有该第2复数可切换阻抗元件,该第2复数可切换阻抗元件包含:第1组可切换阻抗元件,其为并联连接之第1导电型;及第2组可切换阻抗元件,其为并联连接之第2导电型。7.如申请专利范围第6项之可变延迟电路,其中,该第1延迟级之该第1组可切换阻抗元件与该第2组可切换阻抗元件为串联连接,而该第2延迟级之该第1组可切换阻抗元件与该第2组可切换阻抗元件为串联连接。8.一种延迟时间之控制方法,同时控制输入信号之上升缘与下降缘之延迟时间,其包含以下步骤:耦合步骤,耦合一输入信号,将其延迟至延迟级电路;控制步骤,控制该延迟级电路之阻抗状态,而于该输入信号之上升缘与该输入信号之下降缘,产生延迟;产生步骤,产生一输出信号,其具有延迟之一上升缘与一下降缘。图式简单说明:图1(A)、1(B)与1(C)系显示不同习知之可变延迟电路之构造的电路图;图2系显示第一实施例之构造的电路图;图3系显示第二实施例之构造的电路图;图4(A)与4(B)系显示第二实施例之一部份构造之变形例的电路图;图5(A)与5(B)系显示第二实施例之一部份构造之另一变形例的电路图;图6系显示第三实施例之构造的电路图;以及图7系显示第三实施例的变形例之构造之电路图。 |
