| 发明名称 |
EVALUATION METHOD FOR LOGICAL INTEGRATED CIRCUIT |
| 摘要 |
|
| 申请公布号 |
JPH06331707(A) |
申请公布日期 |
1994.12.02 |
| 申请号 |
JP19930118125 |
申请日期 |
1993.05.20 |
| 申请人 |
HITACHI LTD |
发明人 |
OSHIMA NORIYUKI;TAKAHASHI TOSHIRO |
| 分类号 |
G01R31/28;H03K19/00;(IPC1-7):G01R31/28 |
主分类号 |
G01R31/28 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
