发明名称 BIASED MAGNETIZATION PREVENTIVE CIRCUIT FOR OUTPUT TRANSFORMER IN PARALLEL INVERTER
摘要
申请公布号 JPH06189565(A) 申请公布日期 1994.07.08
申请号 JP19920353208 申请日期 1992.12.11
申请人 YUASA CORP 发明人 ISHIMOTO YOSHINORI
分类号 H02M7/48;H02M7/493;H02M7/537;(IPC1-7):H02M7/537 主分类号 H02M7/48
代理机构 代理人
主权项
地址