| 摘要 |
L'invention concerne un circuit logique numérique à plusieurs étages, dans lequel, par exemple, un minimum de deux mots d'entrée (A0...A3, B0...B3) peut être associé à un mot de sortie (C0...C3) et dans lequel des bits de sortie (par exemple C3) de rang élevé peuvent être formés plus tôt que des bits de sortie (par exemple C2, C1 ou C0) de rang plus bas. |
