| 发明名称 |
EVALUATION METHOD FOR INTEGRATED CIRCUIT DEVICE AND SEMICONDUCTOR DEVICE FOR INTEGRATED CIRCUIT DEVICE EVALUATION |
| 摘要 |
|
| 申请公布号 |
JPH023255(A) |
申请公布日期 |
1990.01.08 |
| 申请号 |
JP19880150144 |
申请日期 |
1988.06.20 |
| 申请人 |
NIPPON TELEGR & TELEPH CORP <NTT> |
发明人 |
YOSHINO HIDEO;AKITANI HIDEO;MURAMOTO SUSUMU |
| 分类号 |
G01R31/28;H01L21/3205;H01L21/66;H01L23/52 |
主分类号 |
G01R31/28 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
