发明名称 APPARATUS FOR CONTROLLING WRITING AND READING IN RELATION TO GRAPHIC MEMORY
摘要 Appareil de commande d'écriture de lecture en relation à des mémoires graphiques (1R, 1G, 1B) pour un écran rouge, un écran vert et un écran bleu, respectivement, chacune des mémoires graphiques ayant une capacité de N x M bits. L'appareil fonctionne de manière que les données sont écrites dans les mémoires graphiques (1R, 1G, 1B) bit par bit et sont lues et extraites des mémoires dans des unités de M bits. L'appareil est capable de modifier un bit par cycle d'une unité centrale de traitement (CPU) (8) avec un nombre réduit d'éléments machine. Chacune des mémoires graphiques (1R, 1G, 1B) est constituée par un groupe RAM de sortie à M-bits consistant en des RAMs (2o à 27) de sortie à M 1-bits, ayant chacune une capacité de 1 x N bits. En outre, le même volume d'adresses est affecté aux mémoires graphiques (1R, 1G, 1B), et des lignes de données 1-bit d'un bus de données (9) de l'unité centrale CPU (8) sont connectées respectivement à toutes les RAMs (2o à 27) dans chacune des mémoires graphiques (1R, 1G, 1B). L'écriture des données qui s'effectue bit par bit est mise en oeuvre de manière qu'un bit de chacune des RAMs (2o à 27) dans chacune des mémoires graphiques (1R, 1G, 1B) est spécifié par les adresses du CPU, et un signal d'écriture est envoyé aux M RAMs (20 à 27) désirées avec une partie de l'adresse CPU.
申请公布号 WO8502050(A1) 申请公布日期 1985.05.09
申请号 WO1984JP00503 申请日期 1984.10.22
申请人 FANUC LTD 发明人 IKEDA, YOSHIAKI
分类号 G09G5/00;G09G5/02;G09G5/04;(IPC1-7):G09G1/28;G09G1/02 主分类号 G09G5/00
代理机构 代理人
主权项
地址