发明名称 PLL CIRCUIT
摘要 PURPOSE:To make the output frequency of a phase locked loop PLL linear with respect to time with a simple constitution by inserting a constant current circuit whose earth potential is elevated and minemum voltage is low to a filter part.
申请公布号 JPS5395675(A) 申请公布日期 1978.08.22
申请号 JP19770009692 申请日期 1977.02.02
申请人 HITACHI LTD 发明人 ENDOU AKIRA
分类号 H03L7/093;G01S13/00;G01S13/50 主分类号 H03L7/093
代理机构 代理人
主权项
地址