可编程逻辑器件串行接口中的多数据速率

摘要

一种用于可编程逻辑器件的串行接口，其通过提供支持第一范围数据速率的第一数目的信道以及支持第二范围数据速率的第二数目的信道，来提供对各种数据速率的支持。第一范围的数据速率优选低于第二范围的数据速率，且第一数目的信道优选多于第二数目的信道，第二数目优选为1。为与现有器件后向兼容，每个接口中的第一数目的信道优选为4个。每个信道优选包括一物理介质连接模块和一物理编码子层模块。第二数目信道中的每个较高速信道优选还包括一时钟管理单元，而第一数目的信道中的较低速信道优选共享一个或多个时钟管理单元。

主权项

1.一种在可编程逻辑器件中使用的串行接口，所述串行接口包括：第一数目的串行数据信道，其可工作于第一范围的数据速率上；以及第二数目的串行数据信道，其可工作于第二范围的数据速率上；其中：所述第一和第二范围均有各自的最大数据速率，所述第二范围的所述最大数据速率基本高于所述第一范围的所述最大数据速率。