具有复合式掺杂通道之异质结构场效电晶体

摘要

一种具有优良特性之复合式掺杂通道异质结构场效电晶体(HFET)。本发明以下列之特点来改良电晶体之特性(1)采用n+-In0.2Ga0.8AS/n-GaAS复合式掺杂通道结构，利用缩减砷化铟镓(In0.2Ga0.8AS)层的厚度以形成通道量子化效应，这可以增加砷化铟镓(In0.2Ga0.8AS)通道层的有效能隙，而砷化镓(GaAS)层则可以增进元件在高电场下之操作能力，因此可避免撞击游离现象的产生，而漏电流也可因此降低；(2)利用大能隙之磷化铟镓(In0.49Ga0.51P)材料作为萧特基接触层及缓冲层；上方之磷化铟镓(In0.49Ga0.51P)层可提供元件良好之萧特基特性；下方之磷化铟镓(In0.49Ga0.51P)层可抑制从基板漏失之基板漏电流，使元件具有良好的夹止特性；(3)In0.49Ga0.51P/In0.2Ga0.8AS、 In0.49Ga0.51P/GaAs界面间大的导电带不连续度(AEc)可以有效的将载子局限在复合式通道层内，因此即使在高温环境下本发明元件依然可保有良好之元件特性。

主权项

1.一种复合式掺杂通道异质结构场效电晶体,包含:一半导体基板;一位于该基板表面之缓冲层-1;一位于该缓冲层-1上之缓冲层-2;一位于该缓冲层-2上之掺杂通道层-1;一位于该掺杂通道层-1上之掺杂通道层-2;一位于该掺杂通道层-2上之萧特基接触层;一位于该萧特基接触层上之欧姆接触层,其中该萧特基接触层的一部份曝露出于该欧姆接触层;一位于该欧姆接触层上之汲极及源极;及一位于该萧特基接触层的曝露出部份之闸极。2.如申请专利范围第1项所述之电晶体,其中该基板为半绝缘型之砷化镓(GaAs)。3.如申请专利范围第2项所述之电晶体,其中该缓冲层-1为未掺杂之砷化镓(GaAs),其具有一范围介于0.1-5.0m的厚度。4.如申请专利范围第3项所述之电晶体,其中该缓冲层-2为未掺杂之磷化铟镓(In0.49Ga0.51P),其具有一范围介于200-5000埃的厚度。5.如申请专利范围第3项所述之电晶体,其中该缓冲层-2为未掺杂砷化镓铝(AlxGa1-xAs),其厚度范围为200-5000埃,而莫耳分率x之变化范围为0.2-1.0。6.如申请专利范围第3项所述之电晶体,其中该缓冲层-2为未掺杂磷化铟铝(Al0.5In0.5P),其厚度范围为200-5000埃。7.如申请专利范围第4.5或6项所述之电晶体,其中该掺杂通道层-1系砷化镓(GaAs),其具有厚度范围为50-300埃,浓度范围在n=11017-61018 cm-3的n型掺杂(dopant)。8.如申请专利范围第7项所述之电晶体,其中该掺杂通道层-2系掺杂砷化铟镓(InxGa1-xAs),其具有厚度范围为30-300埃,莫耳分率x之变化范围为0.05-0.3,浓度范围在n=11017-61018 cm-3的n型掺杂(dopant)。9.如申请专利范围第8项所述之电晶体,其中该萧特基接触层系未掺杂磷化铟镓(In0.49Ga0.51P),其具有厚度范围为100-1000埃。10.如申请专利范围第8项所述之电晶体,其中该萧特基接触层系未掺杂砷化镓铝(AlxGa1-xAs),其具有厚度范围为100-1000埃,莫耳分率x之变化范围为0.2-1.0。11.如申请专利范围第8项所述之电晶体,其中该萧特基接触层系未掺杂磷化铟铝(Al0.5In0.5P)材料形成,其厚度范围为100-1000埃。12.如申请专利范围第7项所述之电晶体,其中该欧姆接触层系掺杂砷化镓(GaAs),其具有一范围介于200-5000埃的厚度,及一浓度范围为n=11018-11019 cm-3的n型掺杂。13.如申请专利范围第1项所述之电晶体,其中该汲极及源极为金-锗-镍(Au/Ge/Ni)金属。14.如申请专利范围第1项所述之电晶体,其中该闸极为金(Au)、铝(Al)、钛(Ti)、钼(Mo)、铂(Pt)或其合金。15.如申请专利范围第14项所述之电晶体,其中该闸极为金(Au)金属。16.如申请专利范围第1项所述之电晶体,其中该基板为半绝缘型之磷化铟(InP)。17.如申请专利范围第16项所述之电晶体,其中该缓冲层-1系未掺杂之磷化铟(InP),其厚度范围为0.1-5.0m。18.如申请专利范围第17项所述之电晶体,其中该缓冲层-2系未掺杂之砷化铟铝(Al0.48In0.52As),其具有厚度范围为200-5000埃。19.如申请专利范围第17项所述之电晶体,其中该缓冲层-2系未掺杂之锑砷化铟铝(AlxIn1-xAsySb1-y),其具有厚度范围为200-5000埃,而莫耳分率x之变化范围为0.3-0.6,y之变化范围为0.7-1.0。20.如申请专利范围第18或19项所述之电晶体,其中该通道层-1系掺杂磷化铟(InP),其具有厚度范围为50-300埃,浓度范围在n=11017-61018 cm-3的n型掺杂。21.如申请专利范围第20项所述之电晶体,其中该通道层-2系掺杂砷化铟镓(In0.53Ga0.47As),其具有厚度范围为30-300埃,浓度范围在n=11017-61018 cm-3的n型掺杂。22.如申请专利范围第20项所述之电晶体,其中该通道层-2为掺杂砷化铟镓(InxGa1-xAs),其具有厚度范围为30-150埃,莫耳分率x之变化范围为0.3-1.0,浓度范围在n=11017-61018 cm-3的n型掺杂。23.如申请专利范围第21项所述之电晶体,其中该萧特基接触层系未掺杂砷化铟铝Al0.48In0.52As,其具有厚度范围为200-5000埃。24.如申请专利范围第22项所述之电晶体,其中该萧特基接触层系未掺杂砷化铟铝Al0.48In0.52As,其具有厚度范围为100-1000埃。25.如申请专利范围第21项所述之电晶体,其中该萧特基接触层系未掺杂锑砷化铟铝(AlxIn1-xAsySb1-y),其具有厚度范围为100-1000埃,莫耳分率x之变化范围为0.3-0.6,y之变化范围为0.7-1.0。26.如申请专利范围第22项所述之电晶体,其中该萧特基接触层系未掺杂锑砷化铟铝(AlxIn1-xAsySb1-y),其具有厚度范围为100-1000埃,莫耳分率x之变化范围为0.3-0.6,y之变化范围为0.7-1.0。27.如申请专利范围第20项所述之电晶体,其中该欧姆接触层系掺杂砷化铟镓(In0.53Ga0.47As),其具有厚度范围为200-5000埃,浓度范围为n=11018-11019cm-3的n型掺杂。图式简单说明:图一系本发明之复合式掺杂通道异质结构场效电晶体之结构示意图。图二系本发明元件之相对应能带图。图三系本发明元件之闸极崩溃电压(BVGD)及起始电压(Von)对温度的关系图。图四系本发明元件在不同温度下之共源极电流-电压三端特性曲线图。图五系本发明元件在温度为300及450 K、汲极-源极电压为4及8V时,闸极漏电流对闸-源极电压之关系图。图六系本发明元件之转导値(gm)、电压增益(AV)及输出电导(gds)对温度的关系图。图七系本发明元件在不同汲极电流(ID)条件下之频率特性图。