| 主权项 |
1.一种积体电路之复晶矽结构的制造方法,系包括:在半导体基板上形成沈积一层第一介电层,并平坦化所述第一介电层;沈积一层薄的复晶矽;沈积一层第二介电层;利用微影技术和蚀刻技术蚀刻所述第二介电层、薄的复晶矽与第一介电层,以形成洞孔,以露出所述半导体基板;沈积一层第一复晶矽,所述第一复晶矽填满所述洞孔;在所述洞孔形成第一复晶矽插塞物;去除所述第二介电层以露出一部份的所述第一复晶矽插塞物;沈积一层第三介电层,并对所述第三介电层进行回蚀刻以在露出之所述第一复晶矽插塞物的侧边形成第三介电层侧壁物;沈积一层第二复晶矽,并利用蚀刻技术对所述第二复晶矽进行回蚀刻以在所述「第三介电层侧壁物」的侧边形成「第二复晶矽侧壁物」,并同时回蚀刻掉所述「薄的复晶矽」;去除所述「第三介电层侧壁物」。2.如申请专利范围第1项所述之制造方法,其中所述半导体基板含有电性元件/电子元件(electrical/electronicdevices)和薄膜。3.如申请专利范围第1项所述之制造方法,其中所述平坦化所述第一介电层,是利用化学机械式琢磨技术(Chemical Mechanical Polishing;CMP)。4.如申请专利范围第1项所述之制造方法,其中所述第一介电层是利用低压化学气相沉积法(LPCVD)形成之搀杂的或无搀杂的二氧化矽,其反应温度介于330到370℃之间,其反应气体是四已基矽酸盐(TEOS)与氧化氮(N2O)或甲烷(silane)与氧化氮(N2O),其厚度介于3000到8000埃之间。5.如申请专利范围第1项所述之制造方法,其中所述薄的复晶矽是利用同步磷原子搀杂之低压化学气相沉积法形成,其反应气体是PH3.SiH4与N2的混合气体,反应温度介于500到650℃之间,其厚度介于300到800埃之间。6.如申请专利范围第1项所述之制造方法,其中所述第二介电层是利用低压化学气相沉积法(LPCVD)形成之搀杂的或无搀杂的二氧化矽,其反应温度介于330到370℃之间,其反应气体是四已基矽酸盐(TEOS)与氧化氮(N2O)或甲烷(silane)与氧化氮(N2O),其厚度介于3000到8000埃之间。7.如申请专利范围第1项所述之制造方法,其中所述形成洞孔之蚀刻,是利用磁场增强式活性离子式电浆蚀刻技术(MERIE)或电子回旋共振电浆蚀刻技术(ECR)或传统的活性离子式电浆蚀刻技术(RIE)。8.如申请专利范围第1项所述之制造方法,其中所述第一复晶矽是利用同步磷原子搀杂之低压化学气相沉积法形成,其反应气体是PH3.SiH4与N2的混合气体,反应温度介于500到650℃之间,其厚度介于1000到3000埃之间。9.如申请专利范围第1项所述之制造方法,其中所述在所述洞孔形成第一复晶矽插塞物,是利用化学机械式琢磨技术(Chemical Mechanical Polishing;CMP)。10.如申请专利范围第1项所述之制造方法,其中所述第三介电层是由低压化学气相沉积法形成之搀杂的或无搀杂的二氧化矽,其反应温度介于600到800℃之间,反应压力介于0.2到0.4托尔之间,其反应气体是四已基矽酸盐(TEOS)与氧化氮(N2O)或甲烷(silane)与氧化氮(N2O),其厚度介于800到2000埃之间。11.如申请专利范围第1项所述之制造方法,其中所述对所述第三介电层进行回蚀刻以在露出之所述第一复晶矽插塞物的侧边形成第三介电层侧壁物,是利用磁场增强式活性离子式电浆蚀刻技术或电子回旋共振电浆蚀刻技术或传统的活性离子式电浆蚀刻技术,其反应气体是四氟化碳、三氟氢化碳和氩气。12.如申请专利范围第1项所述之制造方法,其中所述第二复晶矽是利用同步磷原子搀杂之低压化学气相沉积法形成,其反应气体是PH3.SiH4与N2的混合气体,反应温度介于500到650℃之间,其厚度介于500到3000埃之间。13.如申请专利范围第1项所述之制造方法,其中所述利用蚀刻技术对所述第二复晶矽进行回蚀刻以在所述「第三介电层侧壁物」的侧边形成「第二复晶矽侧壁物」,是利用磁场增强式活性离子式电浆蚀刻技术或电子回旋共振电浆蚀刻技术或传统的活性离子式电浆蚀刻技术,其反应气体是六氟化硫、氧和溴化氢气体。14.如申请专利范围第1项所述之制造方法,其中所述去除所述第三介电层侧壁物,是利用氢氟酸溶液。15.一种动态随机存取记忆体(DRAM)的制造方法,系包括:在矽半导体基板上形成转移闸电晶体,所述转移闸电晶体包含有闸氧化层、闸极与源极/汲极;沈积一层第一介电层,并平坦化所述第一介电层;沈积一层薄的复晶矽;沈积一层第二介电层;利用微影技术和蚀刻技术蚀刻所述第二介电层、薄的复晶矽与第一介电层,以露出所述转移闸电晶体之源极,以形成记忆元接触窗;沈积一层第一复晶矽,所述第一复晶矽填满所述记忆元接触窗;在所述记忆元接触窗内形成第一复晶矽插塞物;去除所述第二介电层以露出一部份的所述第一复晶矽插塞物;沈积一层第三介电层,并对所述第三介电层进行回蚀刻以在露出之所述第一复晶矽插塞物的侧边形成第三介电层侧壁物;沈积一层第二复晶矽,并利用蚀刻技术对所述第二复晶矽进行回蚀刻以在所述「第三介电层侧壁物」的侧边形成「第二复晶矽侧壁物」,并同时回蚀刻掉所述「薄的复晶矽」;去除所述「第三介电层侧壁物」,剩余之所述「第一复晶矽插塞物」、「薄的复晶矽」与「第二复晶矽侧壁物」构成了电容器的电荷储存电极;形成电容器介电层;沈积一层第三复晶矽;利用微影技术和蚀刻技术蚀刻所述第三复晶矽和电容器介电层以形成电容器之上层电极。16.如申请专利范围第15项所述之制造方法,其中所述平坦化所述第一介电层,是利用化学机械式琢磨技术(Chemical Mechanical Polishing;CMP)。17.如申请专利范围第15项所述之制造方法,其中所述第一介电层是利用低压化学气相沉积法(LPCVD)形成之搀杂的或无搀杂的二氧化矽,其反应温度介于330到370℃之间,其反应气体是四已基矽酸盐(TEOS)与氧化氮(N2O)或甲烷(silane)与氧化氮(N2O),其厚度介于3000到8000埃之间。18.如申请专利范围第15项所述之制造方法,其中所述薄的复晶矽是利用同步磷原子搀杂之低压化学气相沉积法形成,其反应气体是PH3.SiH4与N2的混合气体,反应温度介于500到650℃之间,其厚度介于300到800埃之间。19.如申请专利范围第15项所述之制造方法,其中所述第二介电层是利用低压化学气相沉积法(LPCVD)形成之搀杂的或无搀杂的二氧化矽,其反应温度介于330到370℃之间,其反应气体是四已基矽酸盐(TEOS)与氧化氮(N2O)或甲烷(silane)与氧化氮(N2O),其厚度介于3000到8000埃之间。20.如申请专利范围第15项所述之制造方法,其中所述形成洞孔之蚀刻,是利用磁场增强式活性离子式电浆蚀刻技术(MERIE)或电子回旋共振电浆蚀刻技术(ECR)或传统的活性离子式电浆蚀刻技术(RIE)。21.如申请专利范围第15项所述之制造方法,其中所述第一复晶矽是利用同步磷原子搀杂之低压化学气相沉积法形成,其反应气体是PH3.SiH4与N2的混合气体,反应温度介于500到650℃之间,其厚度介于1000到3000埃之间。22.如申请专利范围第15项所述之制造方法,其中所述在所述洞孔形成第一复晶矽插塞物,是利用化学机械式琢磨技术(Chemical Mechanical Polishing;CMP)。23.如申请专利范围第15项所述之制造方法,其中所述第三介电层是由低压化学气相沉积法形成之搀杂的或无搀杂的二氧化矽,其反应温度介于600到800℃之间,反应压力介于0.2到0.4托尔之间,其反应气体是四已基矽酸盐(TEOS)与氧化氮(N2O)或甲烷(silane)与氧化氮(N2O),其厚度介于800到2000埃之间。24.如申请专利范围第15项所述之制造方法,其中所述对所述第三介电层进行回蚀刻以在露出之所述第一复晶矽插塞物的侧边形成第三介电层侧壁物,是利用磁场增强式活性离子式电浆蚀刻技术或电子回旋共振电浆蚀刻技术或传统的活性离子式电浆蚀刻技术,其反应气体是四氟化碳、三氟氢化碳和氩气。25.如申请专利范围第15项所述之制造方法,其中所述第二复晶矽是利用同步磷原子搀杂之低压化学气相沉积法形成,其反应气体是PH3.SiH4与N2的混合气体,反应温度介于500到650℃之间,其厚度介于500到3000埃之间。26.如申请专利范围第15项所述之制造方法,其中所述利用蚀刻技术对所述第二复晶矽进行回蚀刻以在所述「第三介电层侧壁物」的侧边形成「第二复晶矽侧壁物」,是利用磁场增强式活性离子式电浆蚀刻技术或电子回旋共振电浆蚀刻技术或传统的活性离子式电浆蚀刻技术,其反应气体是六氟化硫、氧和溴化氢气体。27.如申请专利范围第15项所述之制造方法,其中所述去除所述第三介电层侧壁物,是利用氢氟酸溶液。28.如申请专利范围第15项所述之制造方法,其中所述电容器介电层是由氧化氮化矽、氮化矽和二氧化矽所组成,或由Ta2O5所组成。29.如申请专利范围第15项所述之制造方法,其中所述第三复晶矽是利用同步磷原子搀杂之低压化学气相沉积法形成,其反应气体是PH3.SiH4与N2的混合气体,反应温度介于500到650℃之间,其厚度介于1000到2000埃之间。30.如申请专利范围第15项所述之制造方法,其中所述形成电容器之上层电极之蚀刻,是利用磁场增强式活性离子式电浆蚀刻技术或电子回旋共振电浆蚀刻技术或传流的活性离子式电浆蚀刻技术等电浆蚀刻技术,其反应气体是六氟化硫、氯气、氧和溴化氢气体。图示简单说明:第一图是在矽半导体基板上形成转移闸电晶体后的制程剖面示意图;第二图是沈积一层第一介电层,并平坦化所述第一介电层后的制程剖面示意图;第三图是沈积一层薄的复晶矽后的制程剖面示意图;第四图是沈积一层第二介电层后的制程剖面示意图;第五图是利用微影技术在电容器区域形成光阻图案后的制程剖面示意图;第六图是以所述「光阻图案」作为蚀刻保护罩,利用电浆蚀刻技术蚀刻所述第二介电层、薄的复晶矽与第一介电层,以形成记忆元接触窗(cell contact)后的制程剖面示意图;第七图是去除所述光阻图案后的制程剖面示意图;第八图是沈积一层第一复晶矽后的制程剖面示意图,所述第一复晶矽填满所述记忆元接触窗;第九图是利用电浆蚀刻技术或化学机械式琢磨技术(Chemical MechanicalPolishing; CMP)去除所述记忆元接触窗外之所述第一复晶矽,以在所述记忆元接触窗内形成第一复晶矽插塞物(polysilicon stud)后的制程剖面示意图;第十图是去除所述第二介电层以露出一部份的所述第一复晶矽插塞物后的制程剖面示意图;第十一图是沈积一层第三介电层后的制程剖面示意图;第十二图是利用蚀刻技术对所述第三介电层进行垂直单向性的回蚀刻以在露出之所述第一复晶矽插塞物的侧边形成第三介电层侧壁物(sidewall spacer)后的制程剖面示意图;第十三图是沈积一层第二复晶矽后的制程剖面示意图;第十四图是利用电浆蚀刻技术对所述第二复晶矽进行垂直单向性的回蚀刻以在所述「第三介电层侧壁物」的侧边形成「第二复晶矽侧壁物」后的制程剖面示意图,所述垂直单向性的回蚀刻并同时蚀刻掉所述「薄的复晶矽」;第十五图是利用缓冲氢氟酸溶液去除所述「第三介电层侧壁物」后的制程剖面示意图,剩余之所述「第一复晶矽插塞物」、「薄的复晶矽」与「第二复晶矽侧壁物」构成了电容器的电荷储存电极。 |
