发明名称 | 一种半导体器件的制造方法 | ||
摘要 | 本发明提供了一种半导体器件的制造方法,包括:提供衬底,所述衬底上依次形成有待加工层、第一掩膜层、第一图形,所述第一图形包括关键尺寸图形;形成第一阻挡层,所述第一阻挡层厚度不超过第一图形中最邻近图形的间距的一半;填充凹槽以形成具有平整表面第二阻挡层,并在表面之上形成第二图形;以第二图形为掩膜进行刻蚀,直至暴露待加工层,在第一掩膜层中形成第一掩膜层图形;以第一掩膜层图形为掩膜对待加工层进行加工。利用本发明提供的方法在套刻容差超过关键尺寸一半时,现有技术中套刻偏差而产生的缝隙,由于第一阻挡层的存在,能保护所述缝隙之下待加工层不受影响,从而能提升套刻的容差,有效的提高了关键图形的均匀性和准确性。 | ||
申请公布号 | CN106252229A | 申请公布日期 | 2016.12.21 |
申请号 | CN201510325365.6 | 申请日期 | 2015.06.12 |
申请人 | 中国科学院微电子研究所 | 发明人 | 张利斌;韦亚一;殷华湘 |
分类号 | H01L21/336(2006.01)I | 主分类号 | H01L21/336(2006.01)I |
代理机构 | 北京维澳专利代理有限公司 11252 | 代理人 | 党丽;江怀勤 |
主权项 | 一种半导体器件的制造方法,其特征在于,包括步骤:提供衬底,所述衬底上依次形成有待加工层、第一掩膜层、第一图形,所述第一图形包括关键尺寸图形;形成第一阻挡层,所述第一阻挡层厚度不超过第一图形中最邻近图形的间距的一半;填充凹槽以形成具有平整表面的第二阻挡层,并在表面之上形成第二图形;以第二图形为掩膜进行刻蚀,直至暴露待加工层,在第一掩膜层中形成第一掩膜层图形;以第一掩膜层图形为掩膜对待加工层进行加工。 | ||
地址 | 100029 北京市朝阳区北土城西路3号 |