发明名称 用于全环栅晶体管的设备、导电路径、集成电路及器件
摘要 本公开的各种实施例涉及用于全环栅晶体管的设备、导电路径、集成电路及器件。一种模块化互连结构促进由竖直GAA FET构建复杂还紧凑的集成电路。该模块化互连结构包括到晶体管端子的环形金属触点、径向地从竖直纳米线向外延伸的堆叠盘的扇区、以及采用杆形式的过孔。安装到径向扇区互连的延伸接片准许从每个晶体管端子扇出信号。通过线性区段联接相邻互连。不像常规的集成电路,如在此所描述的模块化互连与晶体管同时形成。竖直GAA与非门和或非门提供用于创建所有类型的逻辑门以实施任何期望的布尔逻辑函数的构建块。该模块化互连结构使得堆叠的竖直GAA FET成为可能。该模块化互连结构准许使用标准的CMOS工艺在硅衬底上集成各种专用竖直GAA器件。
申请公布号 CN206148424U 申请公布日期 2017.05.03
申请号 CN201620683994.6 申请日期 2016.06.30
申请人 意法半导体公司 发明人 J·H·张
分类号 H01L23/535(2006.01)I;H01L27/088(2006.01)I;H01L29/08(2006.01)I;H01L29/423(2006.01)I;H01L29/786(2006.01)I;H01L21/768(2006.01)I;H01L21/8234(2006.01)I;H01L21/336(2006.01)I;H01L21/28(2006.01)I 主分类号 H01L23/535(2006.01)I
代理机构 北京市金杜律师事务所 11256 代理人 王茂华
主权项 一种用于全环栅晶体管的设备,其特征在于,包括:衬底,所述衬底具有衬底表面;多个晶体管,每个晶体管具有在横向于所述衬底表面的方向上从所述衬底向外延伸的源极端子、栅极端子和漏极端子;以及模块化互连结构,所述模块化互连结构耦合到所述多个晶体管中的所选晶体管的所选端子,所述模块化互连结构包括:多个环形触点,每个环形触点与所述多个晶体管中的所述所选晶体管的所述端子中的一个端子对准并耦合到其上;多个径向扇区,每个径向扇区耦合到所述环形触点中的一个环形触点并且在与所述端子中的对应端子对准的平面中形成导电域;以及多个过孔,所述多个过孔耦合到所述导电域中的所选导电域,所述过孔基本上横向于所述衬底表面对准。
地址 美国得克萨斯州