数据存储高速串行接口可测性结构及其FPGA通路测试方法

摘要

本发明涉及一种数据存储高速串行接口可测性结构及其FPGA通路测试方法，属于数据存储技术领域。本发明提供的一种数据存储高速串行接口可测性结构及其FPGA通路测试方法，不采用对高速串行线路进行加测试点、引出额外线路等影响信号完整性的方法，通过灵活布置通道2选1芯片，将FPGA芯片控制SATA控制器芯片的通路切换到SATA接口，实现了FPGA通路的可测性，便于用SATA协议分析仪对FPGA通路进行通路信号完整性和SATA协议分析。

主权项

一种数据存储高速串行接口可测性结构，其特征在于，包括数据源接口、FPGA芯片、第一通道2选1芯片(B)、第二通道2选1芯片(A)、第三通道2选1芯片(C)、SATA接口、SATA控制器芯片以及FLASH芯片；其中，FPGA芯片用于：通过控制通道切换，构建以下FPGA芯片读写FLASH芯片的数据传递路径：数据源接口—FPGA芯片—第一通道2选1芯片(B)的0通道—第二通道2选1芯片(A)的0通道—SATA控制器芯片—FLASH芯片；通过控制通道切换，构建以下PC设备读写FLASH芯片的数据传递路径：SATA接口—第三通道2选1芯片(C)的0通道—第一通道2选1芯片(B)的1通道—第二通道2选1芯片(A)的0通道—SATA控制器芯片—FLASH芯片；并通过控制通道切换，构建以下FPGA通路测试数据传递路径：数据源接口—FPGA芯片—第一通道2选1芯片(B)的0通道—第二通道2选1芯片(A)的1通道—第三通道2选1芯片(C)的1通道—SATA接口。