| 发明名称 | 半导体结构及其形成方法 | ||
| 摘要 | 一种半导体结构及其形成方法，形成方法包括：提供衬底，衬底表面具有伪栅介质膜，伪栅介质膜表面具有伪栅极膜；在伪栅极膜的部分表面形成掩膜层；以掩膜层为掩膜，对伪栅极膜进行第一刻蚀工艺，在伪栅极膜内形成第一沟槽，第一沟槽的侧壁垂直于衬底表面；对第一沟槽底部的伪栅极膜进行第二刻蚀工艺，直至暴露出伪栅介质膜表面为止，在第一沟槽底部形成第二沟槽，相邻第一沟槽和第二沟槽之间剩余的伪栅极膜形成伪栅极层，第二沟槽的顶部尺寸小于底部尺寸，第二沟槽的侧壁与第二沟槽底部表面之间的角度为锐角；对暴露出的伪栅介质膜进行第三刻蚀工艺，直至暴露出衬底表面为止，形成伪栅介质层。所形成的半导体结构形貌良好、性能改善。 | ||
| 申请公布号 | CN105826176A | 申请公布日期 | 2016.08.03 |
| 申请号 | CN201510005570.4 | 申请日期 | 2015.01.06 |
| 申请人 | 中芯国际集成电路制造(上海)有限公司 | 发明人 | 韩秋华 |
| 分类号 | H01L21/28(2006.01)I;H01L21/336(2006.01)I;H01L29/423(2006.01)I;H01L29/78(2006.01)I | 主分类号 | H01L21/28(2006.01)I |
| 代理机构 | 北京集佳知识产权代理有限公司 11227 | 代理人 | 应战;骆苏华 |
| 主权项 | 一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底表面具有伪栅介质膜，所述伪栅介质膜表面具有伪栅极膜；在所述伪栅极膜的部分表面形成掩膜层；以所述掩膜层为掩膜，对所述伪栅极膜进行第一刻蚀工艺，在所述伪栅极膜内形成第一沟槽，所述第一沟槽的侧壁垂直于衬底表面；对所述第一沟槽底部的伪栅极膜进行第二刻蚀工艺，直至暴露出伪栅介质膜表面为止，在第一沟槽底部形成第二沟槽，相邻第一沟槽和第二沟槽之间剩余的伪栅极膜形成伪栅极层，所述第二沟槽的顶部尺寸小于底部尺寸，所述第二沟槽的侧壁与第二沟槽底部表面之间的角度为锐角；对暴露出的伪栅介质膜进行第三刻蚀工艺，直至暴露出衬底表面为止，形成伪栅介质层。 | ||
| 地址 | 201203 上海市浦东新区张江路18号 | ||