发明名称 PACKAGE ON PACKAGE
摘要 본 발명은 적층형 반도체 패키지에 관한 것으로서, 더욱 상세하게는 인터포저를 사이에 두고 상하로 적층되는 패키지 온 패키지의 워피지 현상을 방지할 수 있도록 한 적층형 반도체 패키지에 관한 것이다. 즉, 본 발명은 하부 반도체 패키지의 기판 저면에 별도의 워피지 차단용 수지층을 몰딩하여, 기판의 워피지 현상이 발생되는 순간 워피지 차단용 수지층에서 기판을 잡아줄 수 있도록 함으로써, 워피지 현상에 의한 넌-웨트 등의 불량 현상을 방지할 수 있도록 한 적층형 반도체 패키지를 제공하고자 한 것이다.
申请公布号 KR101624850(B1) 申请公布日期 2016.05.27
申请号 KR20140019993 申请日期 2014.02.21
申请人 앰코 테크놀로지 코리아 주식회사 发明人 신지수;김병진;최호
分类号 H01L23/12 主分类号 H01L23/12
代理机构 代理人
主权项
地址