| 发明名称 | 一种检测最终时钟输出的延迟锁相环和占空比矫正电路 | ||
| 摘要 | 一种检测最终时钟输出的延迟锁相环和占空比矫正电路，包括DLL电路、DCC电路、时钟传输电路和占空比检测电路；DLL电路的输入端连接输入时钟，输出端连接DCC电路的时钟输入端；DCC电路的时钟输出端连接时钟传输电路的输入端，占空比检测电路的输入端连接时钟传输电路的输出端，占空比检测电路的输出端连接DCC电路的控制端。本发明中，由于DCC电路受占空比检测电路的控制，而占空比检测电路检测的是系统最终的输出时钟，所以可以保证系统最终输出时钟的占空比为50％。 | ||
| 申请公布号 | CN105577173A | 申请公布日期 | 2016.05.11 |
| 申请号 | CN201610108676.1 | 申请日期 | 2016.02.26 |
| 申请人 | 西安紫光国芯半导体有限公司 | 发明人 | 郭晓锋 |
| 分类号 | H03L7/08(2006.01)I;H03L7/085(2006.01)I | 主分类号 | H03L7/08(2006.01)I |
| 代理机构 | 西安通大专利代理有限责任公司 61200 | 代理人 | 陆万寿 |
| 主权项 | 一种检测最终时钟输出的延迟锁相环和占空比矫正电路，其特征在于，包括DLL电路、DCC电路、时钟传输电路和占空比检测电路；DLL电路的输入端连接输入时钟，输出端连接DCC电路的时钟输入端；DCC电路的时钟输出端连接时钟传输电路的输入端，占空比检测电路的输入端连接时钟传输电路的输出端，占空比检测电路的输出端连接DCC电路的控制端。 | ||
| 地址 | 710075 陕西省西安市高新6路38号腾飞创新中心A座4层 | ||