发明名称 资料储存系统、资料结构及资料储存方法
摘要 明系揭露一种混合型储存系统,包括机械式磁碟机机制(mechanical disk drive means)、快闪记忆体机制、SDRAM记忆体机制以及SRAM记忆体机制。设计出IO处理器机制和DMA控制器机制,用以消除主机干预(intervention)。多层快取系统以及用于将逻辑位址映射到实体位址的新颖资料结构造成可组构及可缩放尺寸之高效能电脑资料储存解决方案。
申请公布号 TWI525431 申请公布日期 2016.03.11
申请号 TW103105076 申请日期 2007.05.30
申请人 毕特微网路工作公司 发明人 布鲁斯 瑞H;麦特罗 挪门 帕斯;尼特 瑞齐 塞服拉
分类号 G06F12/02(2006.01);G06F13/00(2006.01) 主分类号 G06F12/02(2006.01)
代理机构 代理人 洪武雄;陈昭诚
主权项 一种资料储存系统,用于在没有来自外部主机的干预下使用至少一个逻辑位址来储存以及撷取电脑资料,该资料储存系统包括:IO处理器,用于控制该资料储存系统的资料输入或输出;磁碟机,用于储存第一区块的资料,该第一区块的资料包括从该外部主机传送来的资料以及用于该IO处理器的控制资料,该磁碟机系相关于磁碟机位址;快闪记忆体机制,包括至少一个快闪记忆体,该快闪记忆体系用于储存第二区块的资料,该第二区块的资料包括从该外部主机传送来的资料、储存在该磁碟机内之资料的快取部份、以及用于该IO处理器的控制资料,该快闪记忆体系相关于快闪位址;以及LBA_Flash_HDD表,包括第一部份和第二部份,该第一部份系用于将逻辑位址映射至该快闪位址,而该第二部份系用于将该逻辑位址映射至该磁碟机位址,该LBA_Flash_HDD表系用于在没有从该外部主机来之干预下,致能该IO处理器在该快闪记忆体、该磁碟机、或两者上实施记忆操作;其中,该FAST记忆体机制包括:SDRAM记忆体机制及SRAM记忆体机制,该SDRAM记忆体机制系用于储存一个或多个区块的资料,该资料包括从该外部主机传送来的该资料、储存在该快闪记忆体机制内的资料的该快取部份、以及用于该IO处理器的该控制资料,而该SRAM记忆体机制则包括一个或多个SRAM,该等SRAM系用于储存该一个或多个区块的资 料,该资料包括用于该IO处理器机制的该控制资料;其中,该LBA_FAST table系储存在该SDRAM记忆体机制中,并在该SRAM记忆体机制中被快取;其中,该LBA_Flash_HDD表系储存在该快闪记忆体机制中,并在该FAST记忆体机制中被快取,其中,第一快取部份系储存在该SRAM记忆体机制中,而包含该LBA_Flash_HDD表之剩余部份的第二快取部份则系储存在该SDRAM记忆体机制中;以及其中,该LBA_Flash_HDD表的副本系储存在该磁碟机中。
地址 美国