发明名称 |
射频LDMOS器件及工艺方法 |
摘要 |
本发明公开了一种射频LDMOS器件,在P型衬底上的P型外延中具有体区及N型轻掺杂漂移区,其N型漂移区上方为单层沟槽型的法拉第环,该单层沟槽型的法拉第环具有与传统的双层法拉第环结构同等的电场调制效果,可以达到很高的击穿电压。本发明还公开了所述的射频LDMOS器件的工艺方法,包含多晶硅栅极形成、沟槽刻蚀、漂移区注入、体区及源漏区形成、氧化层淀积以及法拉第环形成等步骤,单层法拉第环减少了一次金属层的淀积。 |
申请公布号 |
CN104638001A |
申请公布日期 |
2015.05.20 |
申请号 |
CN201310559718.X |
申请日期 |
2013.11.12 |
申请人 |
上海华虹宏力半导体制造有限公司 |
发明人 |
慈朋亮;石晶;胡君;李娟娟;钱文生;刘冬华 |
分类号 |
H01L29/78(2006.01)I;H01L29/06(2006.01)I;H01L21/336(2006.01)I |
主分类号 |
H01L29/78(2006.01)I |
代理机构 |
上海浦一知识产权代理有限公司 31211 |
代理人 |
丁纪铁 |
主权项 |
一种射频LDMOS器件,在P型衬底上具有P型外延,所述P型外延中具有P型体区,以及位于P型体区中的重掺杂P型区和所述射频LDMOS器件的源区;所述P型外延中还具有轻掺杂漂移区,轻掺杂漂移区中具有所述LDMOS器件的漏区;所述P型体区与轻掺杂漂移区之间的硅表面具有栅氧及覆盖在栅氧之上的多晶硅栅极;在P型体区远离轻掺杂漂移区的一侧具有穿通外延层且其底部位于P型衬底的钨塞,钨塞上端连接所述重掺杂P型区;其特征在于:所述轻掺杂漂移区中刻蚀有两个不同尺寸的沟槽,且轻掺杂漂移区和多晶硅栅极上覆盖氧化硅,氧化硅填满距多晶硅栅极较远的沟槽,不填满距多晶硅栅极较近的沟槽,轻掺杂漂移区及部分多晶硅栅极上方的氧化硅上覆盖金属形成法拉第环。 |
地址 |
201203 上海市浦东新区张江高科技园区祖冲之路1399号 |