一种基于BIST控制的可编程SRAM时序控制系统

摘要

一种基于BIST控制的可编程SRAM时序控制系统，包括BIST模块、控制单元以及含有可编程时序控制模块的SRAM模块，其特征是：可编程时序控制模块设有可编程读、写时序控制电路、字线WLL负载复制单元以及读、写位线负载复制单元，可编程读、写时序控制电路的输入为控制单元输出的读、写控制信号，可编程读、写时序控制电路的输出分别连接字线负载复制单元及读、写位线负载复制单元的输入，可编程读、写时序控制电路还输出Rref信号连接灵敏放大器时序控制电路的使能端，二级译码及字线驱动电路中字线WLL驱动复制单元的输出连接可编程读、写时序控制电路的时序端。

主权项

一种基于BIST控制的可编程SRAM时序控制系统，包括BIST模块、控制单元以及含有可编程时序控制模块的SRAM模块，SRAM模块包括：由6个晶体管组成的存储单元构成的SRAM存储阵列、由多路选择器、灵敏放大器和输入、输出缓冲器组成的数据链路的模块、由一级译码器和二级译码及字线驱动电路组成的字线译码路径以及由时序控制电路、灵敏放大器时序控制电路、多路选择器时序控制电路组成的内部时序控制电路；一级译码器的输出连接二级译码及字线驱动电路的输入，二级译码器的输出连接SRAM存储阵列的输入，SRAM存储阵列的输出连接多路选择器的输入，多路选择器的输出连接灵敏放大器的输入，灵敏放大器的输出连接输入、输出缓冲器的输入，输入、输出缓冲器的输出为SRAM读、写数据的输出和输入端，时序控制电路的输出分别连接二级译码及字线驱动电路及多路选择器时序控制电路的输入，其特征是：可编程时序控制模块设有可编程读、写时序控制电路、字线WLL负载复制单元以及读、写位线负载复制单元，可编程读、写时序控制电路的输入为控制单元输出的读、写控制信号，可编程读、写时序控制电路的输出分别连接字线负载复制单元及读、写位线负载复制单元的输入，可编程读、写时序控制电路还输出Rref信号连接灵敏放大器时序控制电路的使能端，二级译码及字线驱动电路中字线WLL驱动复制单元的输出连接可编程读、写时序控制电路的时序端，可编程读、写时序控制电路的连接如下：可编程读、写时序控制电路设有3个PMOS管P1、P2、P3；1个NMOS管N1；2个反相器INV1、INV2以及n个NMOS管NPG0、NPG1…NPGn以及NPD0、NPD1…NPDn构成的可编程放电回路阵列，其中，n表示控制信号的位宽，n的数值大于1，小于SRAM存储阵列的行数，可编程放电回路阵列中的NMOS管NPG0、NPG1…NPGn以及NPD0、NPD1…NPDn与SRAM存储阵列中的晶体管参数相同；NMOS管NPG0、NPG1…NPGn的栅端互连并与WLL驱动复制单元的输出连接，NMOS管NPG0、NPG1…NPGn的源端分别与NMOS管NPD0、NPD1…NPDn的漏端连接，NMOS管NPD0、NPD1…NPDn的源端均连接到低电平VSS，NMOS管NPD0、NPD1…NPDn的栅端为可编程时序控制电路的读、写控制信号输入端，NMOS管NPG0、NPG1…NPGn的漏端互连并与读、写位线负载复制单元的输入端、PMOS管P1的漏端、PMOS管P2的漏端以及NMOS管N1的漏端连接在一起，PMOS管P1的栅端与WLL驱动复制单元的输出端、反相器INV1的输入端、PMOS管P3的栅端以及NMOS管N1的栅端连接在一起，反相器INV1的输出端连接PMOS管P2的栅端，PMOS管P2的源端与NMOS管N1的源端、PMOS管P3的漏端以及反相器INV2的输入端连接在一起，PMOS管P3的源端以及PMOS管P1的源端均连接电源VDD,反相器INV2的输出Rref为可编程读、写时序控制电路的输出。