| 摘要 |
一种二维摺叠式霍尔感测元件,系以标准0.35微米CMOS制程制作完成。其先在一P型半导体基板上形成一N型井,再于该N型井上形成具有对称关系的摺叠式双型感测部,该感测部具有一第一感测部及一第二感测部,并各自设有一端子,且该端子各自朝平面上四个垂直方向延伸出四个控制端子,而一控制端子各自连接有一感应端子;其中,该双型感测部之感应端子系对称且相互电性耦接,感测部及杂质区域之外围更设有一保护环,该保护环具有内缩功能;而端子及感应端子系N型高浓度杂质区域,控制端子则为P型高浓度杂质区域;藉由以上结构设计,本发明不但使元件尺寸微小化,并成功整合横向磁电晶体和磁电阻之功效,使供电流相关磁灵敏度达到最佳化,改善了非线性问题,更使交叉耦合电压成为可预测且易于消除。 |
