| 发明名称 | CMOS及其形成方法 | ||
| 摘要 | 一种CMOS及其形成方法，其中所述CMOS，包括：半导体衬底，所述半导体衬底具有第一区域和第二区域，所述第一区域的半导体衬底表面具有第一鳍部，所述第一鳍部的掺杂类型为N型，所述第二区域的半导体衬底表面具有第二鳍部，所述第二鳍部的掺杂类型为P型；位于所述第一鳍部底部两侧的第一侧墙；位于所述第一鳍部顶部两侧的第二侧墙，所述第二侧墙具有拉应力；位于所述第二鳍部底部两侧的第三侧墙，所述第三侧墙具有拉应力；位于所述第二鳍部顶部两侧的第四侧墙。本发明的CMOS减小了器件的漏电流。 | ||
| 申请公布号 | CN103296068A | 申请公布日期 | 2013.09.11 |
| 申请号 | CN201210054248.7 | 申请日期 | 2012.03.02 |
| 申请人 | 中芯国际集成电路制造（上海）有限公司 | 发明人 | 鲍宇 |
| 分类号 | H01L29/423(2006.01)I;H01L27/092(2006.01)I;H01L21/28(2006.01)I;H01L21/8238(2006.01)I | 主分类号 | H01L29/423(2006.01)I |
| 代理机构 | 北京集佳知识产权代理有限公司 11227 | 代理人 | 骆苏华 |
| 主权项 | 一种CMOS，其特征在于，包括：半导体衬底，所述半导体衬底具有第一区域和第二区域，所述第一区域的半导体衬底表面具有第一鳍部，所述第一鳍部的掺杂类型为N型，所述第二区域的半导体衬底表面具有第二鳍部，所述第二鳍部的掺杂类型为P型；位于所述第一鳍部底部两侧的第一侧墙；位于所述第一鳍部顶部两侧的第二侧墙，所述第二侧墙具有拉应力；位于所述第二鳍部底部两侧的第三侧墙，所述第三侧墙具有拉应力；位于所述第二鳍部顶部两侧的第四侧墙。 | ||
| 地址 | 201203 上海市浦东新区张江路18号 | ||