发明名称 |
半导体结构及其形成方法 |
摘要 |
本发明涉及半导体结构及其形成方法。在绝缘体上半导体(SOI)衬底上形成一次性电介质结构,使得该一次性电介质结构的所有物理暴露的表面都是电介质表面。半导体材料被选择性地沉积在半导体表面上,而任何半导体材料在电介质表面上的沉积被抑制。在形成至少一个栅极间隔物以及源极和漏极区域之后,平面化电介质层被沉积和平面化,以使一次性电介质结构的顶表面物理暴露。用包括栅极电介质和栅极导体部分的替换栅极叠层来替换一次性电介质结构。可以提供较低的外部电阻,而不影响场效应晶体管器件的短沟道性能。 |
申请公布号 |
CN103258852A |
申请公布日期 |
2013.08.21 |
申请号 |
CN201310051151.5 |
申请日期 |
2013.02.16 |
申请人 |
国际商业机器公司 |
发明人 |
H·杰加纳森;S·K·卡纳卡萨巴帕斯 |
分类号 |
H01L29/78(2006.01)I;H01L21/336(2006.01)I |
主分类号 |
H01L29/78(2006.01)I |
代理机构 |
北京市中咨律师事务所 11247 |
代理人 |
于静;张亚非 |
主权项 |
一种半导体结构,包括:绝缘体上半导体(SOI)衬底,其包括处理衬底、掩埋的绝缘体层和顶部半导体层;U形栅极电介质,其具有与所述顶部半导体层的最顶部表面的第一部分接触的最底部表面;提升的源极区域,其与所述顶部半导体层的所述最顶部表面的第二部分以及所述U形栅极电介质的第一外侧壁的下部接触;提升的漏极区域,其与所述顶部半导体层的所述最顶部表面的第三部分以及所述U形栅极电介质的第二外侧壁的下部接触;以及电介质栅极间隔物,其从侧面接触所述U形栅极电介质的所述第一和第二外侧壁的上部。 |
地址 |
美国纽约 |