一种具有高谐波抑制特性的正交输入五分频器

摘要

本发明属于射频无线接收机集成电路技术领域，具体为一种具有较高谐波抑制特性的正交输入五分频器。本发明在混频器中使用源级负反馈技术，以提高混频器输出信号的线性度；在第二级除法器中使用负载分割技术，以增加第二级除法器处理的频率范围；将正交输入正交输出分频器应用于传统的密勒出发器中，显著改善了五分频除法器的谐波抑制特性。本发明在不提高整个分频器功耗的前提下，提高了输出信号正交跟随特性。

主权项

一种正交输入五分频器，其特征在于：该五分频器由高线性度的混频器、负载分割的二分频器和正交输入正交输出的二分频器三部分组成；输入信号进入所述混频器的开关级，与从跨导级输入的五分频器的输出信号混频，混频器的输出被负载分割的二分频器分频后再被正交输入正交输出的二分频器分频，将正交输入正交输出的二分频器输出作为五分频器的输出信号；其中：所述的高线性度混频器的电路结构如下：NMOS管M1‑M5的源端接地，栅极连接在一起构成电流镜；NMOS晶体管M1的栅端与漏端连接到一起，外灌电流信号由NMOS晶体管M1的漏端注入；NMOS管M14和M17的源端间通过电阻R6连接，NMOS管M15和M16的源端间通过电阻R5连接，NMOS管M19和M20的源端间通过电阻R7连接，NMOS管M18和M21的源端间通过电阻R8连接；NMOS管M6和M7的源端连接到电阻R1的一端，电阻R1的另一端连接到NMOS管M2的漏端；NMOS管M8和M9的源端连接到电阻R4的一端，电阻R4的另一端连接到晶体管M5的漏端；NMOS管M10和M11的源端连接到电阻R2的一端，电阻R2的另一端连接到晶体管M3的漏端；NMOS管M12和M13的源端连接到电阻R3的一端，电阻R3的另一端连接到NMOS管M4的漏端；输入信号IN2I的正端从NMOS管M10和M11的栅端注入到跨导级，输入信号IN2I的负端从NMOS管M6和M7的栅端注入到跨导级；输入信号IN2Q的正端从NMOS管M8和M9的栅端注入到跨导级，输入信号IN2Q的负端从NMOS管M12和M13的栅端注入到跨导级；NMOS管M14和M17的源端分别连接到NMOS管M6和M7的漏端，NMOS管M15和M16的源端分别连接到NMOS管M10和M11的漏端；NMOS管M18和M21的源端分别连接到NMOS管M8和M9的漏端；NMOS管M19和M20的源端分别连接到NMOS管M12和M13的漏端；输入信号IN2I的正端从NMOS管M14和M15的栅端注入到振荡器的谐振腔，输入信号IN2I的负端从NMOS管M16和M17的栅端注入到振荡器的谐振腔；输入信号IN2Q的正端从NMOS管M20和M21的栅端注入到振荡器的谐振腔，输入信号IN2Q的负端从NMOS管M18和M19的栅端注入到振荡器的谐振腔；单端电感电感L1和L2的一端连接到电源VDD，单端电感电感L1和L2的另一端分别连接到输出端VOUTP和VOUTN；输出端VOUTP连接到NMOS管M15，M17，M19，M21的漏端，输出端VOUTN连接到NMOS管M14，M16，M18，M20的漏端；由数字控制信号D1和D2控制NMOS开关管M22和M23，NMOS开关管M22和M23的源极接地，漏极分别接电容C1和C2的一端，电容C1和C2的另一端直接接到振荡器的输出端 VOUTN；由数字控制信号D1和D2控制NMOS开关管M24和M25，NMOS开关管M24和M25的源极接地，漏极分别接电容C3和C4的一端，电容C3和C4的另一端直接接到振荡器的输出端VOUTP；所述的负载分割的二分频器电路将输出负载分割成为两个独立的电阻，其电路结构为：PMOS晶体管M13‑M24的源端连接到电源VDD，PMOS晶体管M13‑M24的漏端分别连接到电阻R1‑R12的一端；其中，电阻R1‑R3的另一端连接到电阻R13的一端，电阻R4‑R6的另一端连接到电阻R14的一端，电阻R7‑R9的另一端连接到电阻R15的一端，电阻R10‑R12的另一端连接到电阻R16的一端；电阻R13‑R16的另一端分别对应连接到输出段OUTIP，OUTIN，OUTQP，OUTQN；PMOS晶体管M15，M16，M21和M22的栅端接地，PMOS晶体管M13，M17，M20和M23的栅端接控制信号CR1，PMOS晶体管M14，M18，M19，M24的栅端连接到控制信号CR2，组成数控电阻阵列，通过电阻并联的方式，调节输出电阻的大小；输出信号OUTIP连接到NMOS晶体管M5，M8的漏端和M7，M9的栅端，输出信号OUTIN连接到NMOS晶体管M6，M7的漏端和M8，M10的栅端；输出信号OUTQP连接到NMOS晶体管M9，M12的漏端和M6，M11的栅端，输出信号OUTQN连接到NMOS晶体管M10，M11的漏端和M5，M12的栅端；NMOS晶体管M5，M6的源端连接到晶体管M1的漏端，NMOS晶体管M7，M8的源端连接到晶体管M2的漏端，NMOS晶体管M9，M10的源端连接到晶体管M3的漏端，NMOS晶体管M11，M12的源端连接到晶体管M4的漏端，NMOS晶体管M1‑M4的源端连接到地VSS；CLK信号输入到NMOS晶体管M1和M4的栅端，CLKB信号输入到NMOS晶体管M2和M3的栅端；所述的正交输入正交输出二分频器的电路结构如下：电源VDD连接到电阻R5‑R8的一端；电阻R5‑R8的另一端分别连接到输出端OUTI，OUTIB，OUTQB，OUTQ；输出端OUTI连接到混频器级NMOS管M7的漏端和栅端，M9的漏端，M10的栅端，M15的漏端，M17的漏端，M19的栅端和M22的栅端；输出端OUTIB接到混频器级NMOS管M8的栅端和漏端，M9的栅端，M10的漏端，M16的漏端，M18的漏端，M20的栅端和M21的栅端；输出端OUTQB接到混频器级NMOS管M11的漏端，M12的栅端，M13的栅端和漏端，M16的栅端，M17的栅端，M20的漏端，M22的漏端；输出端OUTQ接到混频器级NMOS管M11的栅端，M12的漏端，M14的栅端和漏端，M15的栅端，M18的栅端，M19的漏端，M21的漏端；NMOS管M7，M8，M11和M12的源端接到跨导级NMOS管M13的漏端；NMOS管M9，M10，M13和M14的源端接到跨导级NMOS管M14的漏端；NMOS管M15，M16，M19和M20的源端接到跨导级NMOS管M5的漏端； NMOS管M17，M18，M21，M22的源端接到跨导级NMOS管M6的漏端；NMOS管M3，M4，M5和M6的源端接到跨导级NMOS管M2的漏端；NMOS管M2的栅端连接到NMOS管M1的栅端和漏端构成电流镜，而NMOS管M1的漏端则直接连接到外部的电流源，NMOS管M2和M1的源端接到地VSS；输入信号INI，INIB，INQ，INQB分别经过隔直电容C1‑C4后，被电阻R1‑R4偏置后分别输入到跨导级NMOS管M3‑M6的栅端。