| 主权项 |
一种中继器芯片的设计方法, 其特征在于采用中继器芯片实现节点间的互连，实现中继器芯片的报文序列收取、分类、存储、转发、排序、传送功能，进而实现节点间高速传输链路的有效扩展，以降低硬件设计难度和设计风险，中继器芯片结构包括：（1）接口检测单元、（2）序列存储单元、（3）序列转发单元、（4）序列判断单元、（5）序列排序单元，其中：接口检测单元（1）根据中继器芯片应用系统传输链路的特点，在接口检测单元（1）中设计时钟检测单元和数据检测单元，在系统上电初期，传输链路自动检测互连部件和中继器芯片之间链路的连通性，若存在连通性问题则通过冗余链路替代故障链路；序列存储单元（2）根据中继器芯片的功能特点，采用FIFO实现序列存储单元（2），即将PORT‑L或者PORT‑R端口接收的报文进行保存，为提高中继器芯片的性能，根据接收报文的不同类型，分别实现多组FIFO存储单元，用来存储各种类型的报文，报文类型的分辨由序列判断单元（4）实现；序列转发单元（3），接收的报文序列经过序列存储单元存储后，经由报文序列转发单元（3）转发，不同类型的报文由不同的信道完成转发，从而提高了执行效率；序列判断单元（4）为了提高中继器芯片的性能，设计序列判断单元（4）用以分辨有效报文和无效报文，并且将有效报文按照各自的类型进行分类，从而提高中继器芯片的报文序列处理效率；序列排序单元（5），不同类型的报文经过转发后，在序列排序单元（5）按照报文传输的先后顺序以及相同报文的数量要求进行排序，进而通过PORT‑R或者PORT‑L送出，并传输给对方节点。 |
