发明名称 半导体装置
摘要 本发明提供一种半导体装置。该半导体装置在减少电路图形中的形状变异的同时,能够减小电路图形的尺寸。该半导体装置包括多个电路图形和第一虚拟图形。多个电路图形以规则的间隔来设置,并且用作电路的一部分。多个电路图形包括两个最外面的电路图形和其他内部电路图形。第一虚拟图形分别设置在两个最外面的电路图形的外部上。每个最外面的电路图形与相应的第一虚拟图形之间的距离等于任意相邻的两个电路图形之间的距离。例如,每个第一虚拟图形的宽度小于任意一个电路图形的宽度,并且每个第一虚拟图形的宽度等于最小设计规则宽度。
申请公布号 CN101556949B 申请公布日期 2013.06.05
申请号 CN200910133519.6 申请日期 2009.04.10
申请人 瑞萨电子株式会社 发明人 田畑贵史
分类号 H01L23/528(2006.01)I;H01L27/02(2006.01)I 主分类号 H01L23/528(2006.01)I
代理机构 中原信达知识产权代理有限责任公司 11219 代理人 孙志湧;穆德骏
主权项 一种半导体装置,包括:多个电路图形,其以规则的间隔形成,并且用作电路的一部分;以及第一虚拟图形,其形成在最外面的电路图形的外侧,所述最外面的电路图形是指所述多个电路图形中的位于最外面的一个电路图形,其中,在所述最外面的电路图形和所述第一虚拟图形之间的距离等于所述电路图形中的任意相邻的两个电路图形之间的距离,所述第一虚拟图形的宽度小于任意一个所述电路图形的宽度,并且所述第一虚拟图形具有与所述电路图形的长度相同的长度,并且,所述第一虚拟图形被设置成使得所述第一虚拟图形的在任一侧上的端部与在同一侧上的所述电路图形的各端部在所述第一虚拟图形的延伸方向上对准,其中,所述半导体装置还包括第二虚拟图形,所述第二虚拟图形分别形成在所述多个电路图形中的每个电路图形的两个端部的外侧,其中,每个所述第二虚拟图形与相应的电路图形之间的距离等于在所述最外面的电路图形与所述第一虚拟图形之间的距离,其中,在所述电路图形的宽度方向上,每个所述第二虚拟图形的宽度等于所述电路图形的宽度,并且任意相邻的两个所述第二虚拟图形之间的距离等于任意相邻的两个所述电路图形之间的距离,并且其中,在所述电路图形的延伸方向上,每个所述第二虚拟图形的长度小于所述电路图形的宽度。
地址 日本神奈川