| 发明名称 | 可靠性测试方法 | ||
| 摘要 | 一种可靠性测试方法，包括：选定用于本次可靠性测试的样本数，以及测试芯片中测试扇区的数量；根据已选定的本次可靠性测试的样本数，以及已选定的测试扇区的数量，获得本次可靠性测试中测试芯片的数量；以所述测试芯片的数量和测试扇区的数量，进行本次可靠性测试，其中，所述本次可靠性测试的样本数与本次可靠性测试中测试芯片的数量与所述测试芯片中测试扇区数量的乘积成正比。所述可靠性测试方法减少了可靠性测试时间，从而有助于代工厂芯片的大规模生产。 | ||
| 申请公布号 | CN101840733B | 申请公布日期 | 2013.01.23 |
| 申请号 | CN200910047643.0 | 申请日期 | 2009.03.16 |
| 申请人 | 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造（北京）有限公司 | 发明人 | 简维廷;杨斯元;张启华 |
| 分类号 | G11C29/00(2006.01)I | 主分类号 | G11C29/00(2006.01)I |
| 代理机构 | 北京集佳知识产权代理有限公司 11227 | 代理人 | 李丽 |
| 主权项 | 1.一种可靠性测试方法，其特征在于，包括：选定用于本次可靠性测试的样本数，以及测试芯片中测试扇区的数量；根据已选定的本次可靠性测试的样本数，以及已选定的测试扇区的数量，获得本次可靠性测试中测试芯片的数量；以所述测试芯片的数量和测试扇区的数量，进行本次可靠性测试，其中，所述本次可靠性测试中测试芯片的数量根据公式M＝S/m或者M＝S/（f×m）获得，S为选定的本次可靠性测试的样本数，m为本次可靠性测试中测试扇区的数量，f为失效偏差，所述失效偏差f＝C×ln（m/n）+1，C为与测试芯片相关的参数，<img file="FDA00001850710900011.GIF" wi="375" he="142" />A(p)为存储器的外围电路对测试结果有影响的有效面积，A(c)为存储器的存储单元阵列对测试结果有影响的有效面积。 | ||
| 地址 | 201203 上海市浦东新区张江路18号 | ||