发明名称 阵列基板的形成方法
摘要 本发明提出一种阵列基板的形成方法,以在不增加掩模数目的前提下取代现有的举离工艺。本方法的特点是,以多段式调整掩模搭配光刻工艺,使形成于保护层上的图案化光阻层具有无光阻区、薄层光阻图案、及厚层光阻图案。接着移除无光阻区的保护层,形成接触孔分别露出薄膜晶体管的漏极与储存电容的上电极。接着灰化薄层光阻图案,以露出像素区的保护层。接着选择性沉积导电层于露出的保护层及接触孔的底部与侧壁上,再移除残留的厚层光阻图案。
申请公布号 CN102543861A 申请公布日期 2012.07.04
申请号 CN201010616932.0 申请日期 2010.12.17
申请人 奇美电子股份有限公司;群康科技(深圳)有限公司 发明人 周政旭
分类号 H01L21/77(2006.01)I;H01L21/027(2006.01)I 主分类号 H01L21/77(2006.01)I
代理机构 上海专利商标事务所有限公司 31100 代理人 骆希聪
主权项 一种阵列基板的形成方法,包括:分别形成一薄膜晶体管、一像素区、及一储存电容于一基板上;形成一保护层于该薄膜晶体管、该像素区、及该储存电容上;形成一第一光阻层于该保护层上;以一第一多段式调整掩模进行一光刻工艺,图案化该第一光阻层以形成一第一无光阻区域、一第一薄层光阻图案、及一第一厚层光阻图案,其中该第一无光阻区域实质上对应该薄膜晶体管的部分漏极与部分该储存电容,该第一薄层光阻图案实质上对应该像素区、且该第一厚层光阻图案实质上对应该薄膜晶体管的部分漏极以外的部分;移除对应该第一无光阻区域的该保护层,并露出该薄膜晶体管的部分漏极与部分该储存电容;灰化该第一薄层光阻图案,露出该像素区的该保护层;选择性沉积一导电层于露出的该薄膜晶体管的部分漏极、露出的部分该储存电容、及露出的部分该保护层上;以及移除该第一厚层光阻图案。
地址 中国台湾新竹科学工业园区苗栗县竹南镇科学路160号
您可能感兴趣的专利