发明名称 一种基于标准单栅CMOS工艺的EEPROM
摘要 本发明公开了一种基于标准单栅CMOS工艺的EEPROM,属于集成电路领域。本发明包括一MOS管,所述MOS管上部覆盖有N层金属层,第N层金属层上设有一电容结构,第N层金属层覆盖所述电容结构的底部;第N层金属层包括电隔离的a区和b区,b区位于a区外围,a区与所述MOS管栅极部位对应,a区电连接到所述MOS管的栅极且与所述电容结构底部电连接,b区电连接到所述电容结构的顶部,所述电容结构的顶部引出作为EEPROM控制栅,所述MOS管的栅极作为EEPROM的浮栅,MOS管的源极、漏极和衬底分别引出作为EEPROM的源极、漏极和衬底。本发明单元面积很小,有利于实现高集成密度的应用。
申请公布号 CN102437162A 申请公布日期 2012.05.02
申请号 CN201110397938.8 申请日期 2011.12.02
申请人 北京大学 发明人 叶乐;王逸潇;廖怀林;黄如
分类号 H01L27/115(2006.01)I;H01L23/522(2006.01)I 主分类号 H01L27/115(2006.01)I
代理机构 北京君尚知识产权代理事务所(普通合伙) 11200 代理人 余长江
主权项 一种基于标准单栅CMOS工艺的EEPROM,包括一MOS管,其特征在于所述MOS管上部覆盖有N层金属层,第N层金属层上设有一电容结构,第N层金属层覆盖所述电容结构的底部;第N层金属层包括电隔离的a区和b区,b区位于a区外围,a区与所述MOS管栅极部位对应,a区电连接到所述MOS管的栅极且与所述电容结构底部电连接,b区电连接到所述电容结构的顶部,所述电容结构的顶部引出作为EEPROM控制栅,所述MOS管的栅极作为EEPROM的浮栅,MOS管的源极、漏极和衬底分别引出作为EEPROM的源极、漏极和衬底;其中,N为自然数。
地址 100871 北京市海淀区颐和园路5号