| 摘要 |
Descodificador (5) con un módulo de descodificación (4), para descodificar datos de imagen codificados digitales de un emisor de broadcast (1) que son recibidos con una primera parte de recepción (2), en el que el módulo de descodificación (4) usa una clave de descodificación (K) para convertir datos codificados en datos descodificados, en el que el módulo de descodificación (4) mencionado contiene una conexión FPGA programable con un gran número de bloques lógicos, cuya conexión se puede modificar por medio de la modificación de una memoria FPGA (7), dependiendo la descodificación de los datos de imagen mencionados de la programación de esta conexión FPGA, y en el que la memoria FPGA (7) se encuentra en una tarjeta de chip (12), caracterizado porque el módulo de descodificación (4) se encuentra en la tarjeta de chip (12), y el descodificador (5) comprende una segunda parte de recepción (9) para una red de comunicaciones móviles (10), de manera que la memoria FPGA (7) mencionada se puede actualizar a través de la red de comunicaciones móviles (10).
|
