| 发明名称 | 一种GGNMOS器件及其制造方法 | ||
| 摘要 | 本发明公开了一种深N阱内的GGNMOS器件，在器件所有尺寸不变的情况下，可以显著增大沟道电阻，实现GGNMOS的良好触发，并将器件维持在较小的尺寸范围，节约芯片面积。本发明的核心是将GGNMOS器件放在深N阱中，而不是象常规GGNMOS器件做在P型衬底上。其优点是：1、深N阱的磷原子外扩散补偿了部分P阱的硼原子，降低了有效P阱浓度，增加了沟道电阻，改善GGNMOS的触发效果；2、由于深N阱隔离了P阱和P型衬底，减小了源漏电流的流过截面积，进一步增大了沟道电阻。 | ||
| 申请公布号 | CN101740616B | 申请公布日期 | 2012.02.15 |
| 申请号 | CN200810044024.1 | 申请日期 | 2008.11.27 |
| 申请人 | 上海华虹NEC电子有限公司 | 发明人 | 钱文生 |
| 分类号 | H01L29/78(2006.01)I;H01L21/336(2006.01)I | 主分类号 | H01L29/78(2006.01)I |
| 代理机构 | 上海浦一知识产权代理有限公司 31211 | 代理人 | 顾继光 |
| 主权项 | 一种GGNMOS器件，其特征是：该器件包括：P型硅衬底(10)，在该器件最下层；深N阱(11)，在所述P型硅衬底(10)之上，所述深N阱(11)是在P型硅衬底(10)中采用离子注入工艺注入N型杂质和高温炉退火形成的；P阱(12)，在所述深N阱(11)之上，所述P阱(12)内包括源极(23)、沟道(22)、漏极(24)和ESD离子注入区(18)；所述ESD离子注入区(18)在所述漏极(24)的最外侧的下方；栅氧化层(13)，在所述P阱的沟道(22)之上；栅极(21)，在所述栅氧化层(13)之上；氮化硅侧墙(16)，在所述栅氧化层(13)和栅极(21)的两侧壁；氮化硅阻挡层(19)，在所述漏极(24)的上方且在氮化硅侧墙(16)和ESD离子注入区(18)之间；金属硅化物(20)，在所述GGNMOS器件表面未被氮化硅(16、19)覆盖的区域。 | ||
| 地址 | 201206 上海市浦东新区川桥路1188号 | ||