| 主权项 |
一种电子装置之驱动电路，其包含：一电流源，提供一参考电流；复数电流镜，耦接至该电流源，依据该参考电流产生一第一充电电流与一第二充电电流；一切换电路，耦接至一供应电压与接地，依据一输入讯号产生一驱动讯号，以驱动该电子装置之一电路导通/截止，该驱动讯号之位准对应该输入讯号之位准；一驱动开关，耦接于该第一充电电流与该切换电路之间，该驱动开关导通且该输入讯号之位准为高位准时，驱使该切换电路依据该第一充电电流与该第二充电电流产生高位准之该驱动讯号；以及一侦测电路，耦接该切换电路与该驱动开关，该侦测电路产生一控制讯号导通/截止该驱动开关，该侦测电路侦测该驱动讯号之位准为高位准时，将延迟一延迟时间后截止该驱动开关，而阻挡该第一充电电流至该切换电路。如申请专利范围第1项所述之驱动电路，其中该电流源为一电压对电流(V-to-I)转换电路。如申请专利范围第2项所述之驱动电路，其中该电压对电流转换电路包含：一运算放大器，接收一参考电压；一电阻，耦接该运算放大器；以及一电晶体，耦接该运算放大器与该电阻，依据该参考电压产生该参考电流。如申请专利范围第1项所述之驱动电路，其中该些电流镜包含：一第一电流镜，耦接至该电流源，依据该参考电流产生该第一充电电流；及一第二电流镜，耦接至该电流源，依据该参考电流产生该第二充电电流。如申请专利范围第1项所述之驱动电路，其中该第一充电电流高于该第二充电电流。如申请专利范围第1项所述之驱动电路，其中该输入讯号之位准为低位准时，将驱使该切换电路产生低位准之该驱动讯号。如申请专利范围第1项所述之驱动电路，其中该切换电路包含：一第一开关，耦接至该供应电压、该驱动开关与该第二充电电流，该输入讯号之位准为高位准时，驱使该第一开关依据该第一充电电流与该第二充电电流产生该驱动讯号，该驱动讯号之位准为高位准；以及一第二开关，耦接至接地，该输入讯号为低位准时，驱使该第二开关产生该驱动讯号，该驱动讯号之位准为低位准。如申请专利范围第7项所述之驱动电路，更包含：一第一反相器，接收该输入讯号；一第二反相器，接收该输入讯号并耦接该第二开关；以及一控制开关，耦接至接地、该第一反相器、该驱动开关与该第二充电电流；其中，该输入讯号之位准为高位准时，将驱使该控制开关与该第二开关截止，而该第一开关产生高位准之该驱动讯号，输入讯号之位准为低位准时，将驱使该控制开关与该第二开关导通，而该第二开关产生低位准之该驱动讯号。如申请专利范围第7项所述之驱动电路，其中该第一开关更耦接一齐纳二极体，该齐纳二极体耦接至接地。如申请专利范围第1项所述之驱动电路，其中该侦测电路包含：一消隐电路，依据该驱动讯号产生一消隐讯号；以及一第一反及闸，耦接该消隐电路，依据该消隐讯号与该输入讯号产生该控制讯号。如申请专利范围第10项所述之驱动电路，其中该消隐电路包含：一固定电流源，提供一固定电流源；一电晶体，耦接该固定电流源；一电容，耦接该电晶体与该固定电流源；一第一反相器，耦接该电晶体与该驱动讯号，该第一反相器依据该驱动讯号控制该电晶体，该电晶体截止时，该固定电流源对该电容充电；一第二反相器，耦接该电容；以及一第二反及闸，耦接该第二反相器与该驱动讯号，该第二反及闸依据该电容与该驱动讯号之位准产生该消隐讯号。如申请专利范围第1项所述之驱动电路，其中该输入讯号为高位准时，该驱动讯号之位准等于该供应电压之位准。如申请专利范围第1项所述之驱动电路，其中该输入讯号为低位准时，该驱动讯号之位准等于接地之位准。如申请专利范围第1项所述之驱动电路，其中该输入讯号为一切换讯号，以切换一电源供应器之一电晶体导通/截止。如申请专利范围第1项所述之驱动电路，其中该驱动讯号导通/截止一电源供应器之一电晶体。一种电子装置之驱动电路，其包含：复数电流镜，依据一参考电流产生一第一充电电流与一第二充电电流；一切换电路，受控制于一输入讯号，并依据该输入讯号产生一驱动讯号，以驱动该电子装置之一电路导通/截止，该驱动讯号驱动该电子装置之该电路；以及一驱动开关，耦接于该第一充电电流与该切换电路之间，并受控制于一侦测电路而于致能/禁能状态；其中，该驱动开关致能时，该切换电路藉由该第一充电电流加上该第二充电电流，而产生该驱动讯号，于一延迟时间后，该驱动开关禁能而阻挡该第一充电电流，且该切换电路仍藉由该第二充电电流维持致能状态，产生该驱动讯号。如申请专利范围第16项所述之驱动电路，其中该些电流镜包含：一第一电流镜，依据该参考电流产生该第一充电电流；以及一第二电流镜，依据该参考电流产生该第二充电电流。如申请专利范围第16项所述之驱动电路，其中该第一充电电流高于该第二充电电流。如申请专利范围第16项所述之驱动电路，其中该切换电路包含：一第一开关，耦接至一供应电压、该驱动开关与该第二充电电流，该输入讯号为高位准时，驱使该第一开关依据该第一充电电流与该第二充电电流产生该驱动讯号，该驱动讯号驱动该电子装置该电路；以及一第二开关，耦接至接地，该输入讯号为低位准时，驱使该第二开关产生该驱动讯号，该驱动讯号停止驱动该电子装置之该电路。如申请专利范围第19项所述之驱动电路，更包含一第一反相器，接收该输入讯号；一第二反相器，接收该输入讯号，并耦接该第二开关；以及一控制开关，耦接至接地、该第一反相器、该驱动开关与该第二充电电流；其中，该输入讯号为高位准时，将驱使该控制开关与该第二开关禁能，而该第一开关产生驱动该电子装置之该电路之该驱动讯号，输入讯号为低位准时，将驱使该控制开关与该第二开关致能，而该第二开关产生停止驱动该电子装置之该电路之该驱动讯号。如申请专利范围第19项所述之驱动电路，其中该第一开关更耦接一齐纳二极体，该齐纳二极体耦接至接地。如申请专利范围第16项所述之驱动电路，其中该侦测电路更包含：一消隐电路，依据该驱动讯号产生一消隐讯号；以及一第一反及闸，耦接该消隐电路，依据该消隐讯号与该输入讯号产生该控制讯号，控制该驱动开关为致能/禁能状态。如申请专利范围第22项所述之驱动电路，其中该消隐电路包含：一固定电流源，提供一固定电流；一电晶体，耦接该固定电流源；一电容，耦接该电晶体与该固定电流源；一第一反相器，耦接该电晶体与该驱动讯号，该第一反相器依据该驱动讯号控制该电晶体，该电晶体截止时，该固定电流源对该电容充电；一第二反相器，耦接该电容；以及一第二反及闸，耦接该第二反相器与该驱动讯号，该第二反及闸依据该电容与该驱动讯号之位准产生该消隐讯号。如申请专利范围第16项所述之驱动电路，其中该输入讯号为一切换讯号，以切换一电源供应器之一电晶体导通/截止。如申请专利范围第16项所述之驱动电路，其中该驱动讯号导通/截止一电源供应器之一电晶体。 |
