| 主权项 |
一半导体元件，包含：一半导体底材；与至少一非挥发性记忆胞，其包含分离之源极与汲极区，一超晶格通道，其包含在该半导体底材上，该源极与汲极区之间之复数个堆叠层群组，该超晶格通道之每一层群组各包含有界定了一基底半导体部份之复数个堆叠半导体单层以及其上之一能带修改层，该能带修改层包含有被限定在相邻基底半导体部份之一晶体晶格内的至少一非半导体单层，相邻于该超晶格通道之一浮动闸极，与相邻于该浮动闸极电极之一控制闸极。申请专利范围项1之半导体元件，其中该非挥发性记忆胞更包含有在该浮动闸极与该控制闸极之间的一第一绝缘层。申请专利范围项2之半导体元件，其中该至少一非挥发性记忆胞更包含有在该超晶格通道与该浮动闸极之间的一第二绝缘层。申请专利范围项1之半导体元件，其中该至少一非挥发性记忆胞更包含有在该浮动闸极与该控制闸极之间的一超晶格绝缘层。申请专利范围项1之半导体元件，其更包含有在该源极与汲极区之至少其中之一之上的一接触层。申请专利范围项1之半导体元件，其中该超晶格通道之中具有一共同能带结构。申请专利范围项1之半导体元件，其中该超晶格通道具有比没有该能带修改层存在时为较高的电荷载体动性。申请专利范围项1之半导体元件，其中每一基底半导体部份各包含有矽。申请专利范围项1之半导体元件，其中每一基底半导体部份各包含有锗。申请专利范围项1之半导体元件，其中每一能带修改层各包含有氧。申请专利范围项1之半导体元件，其中每一能带修改层各为一单一单层之厚度。申请专利范围项1之半导体元件，其中每一基底半导体部份各为少于八个单层之厚度。申请专利范围项1之半导体元件，其中该超晶格通道更具有一实质的直接能带间隙。申请专利范围项1之半导体元件，其中该超晶格通道于一最顶上层群组之上更包含有一基底半导体盖层。申请专利范围项1之半导体元件，其中所有的该些基底半导体部份皆为相同数目单层之厚度。申请专利范围项1之半导体元件，其中该些基底半导体部份其中之至少某些系为不同数目单层之厚度。申请专利范围项1之半导体元件，其中每一能带修改层各包含有由氧，氮，氟及碳-氧所组成之群组中所选定之一非半导体。制作半导体元件之一方法，包含：提供一半导体底材；与形成至少一非挥发性记忆胞，其系利用形成分离之源极与汲极区，形成一超晶格通道，其包含在该半导体底材上，该源极与汲极区之间之复数个堆叠层群组，该超晶格通道之每一层群组各包含有界定了一基底半导体部份之复数个堆叠半导体单层以及其上之一能带修改层，该能带修改层包含有被限定在相邻基底半导体部份之一晶体晶格内的至少一非半导体单层，形成相邻于该超晶格通道之一浮动闸极，与形成相邻于该浮动闸极之一控制闸极。申请专利范围项18之方法，其中形成该至少一非挥发性记忆胞更包含有形成在该浮动闸极与控制闸极之间的一第一绝缘层。申请专利范围项19之方法，其中形成该至少一非挥发性记忆胞更包含形成在超晶格通道与浮动闸极之间的一第二绝缘层。申请专利范围项18之方法，其中形成该至少一非挥发性记忆胞更包含形成在浮动闸极与控制闸极之间的一超晶格绝缘层。申请专利范围项18之方法，其更包含形成在源极与汲极区之至少其中之一之上的一接触层。申请专利范围项18之方法，其中超晶格通道之中具有一共同能带结构。申请专利范围项18之方法，其中超晶格通道具有比没有能带修改层存在时为较高的电荷载体动性。申请专利范围项18之方法，其中每一基底半导体部份各包含有矽。申请专利范围项18之方法，其中每一基底半导体部份各包含有锗。申请专利范围项18之方法，其中每一能带修改层各包含有氧。申请专利范围项18之方法，其中每一能带修改层各为一单一单层之厚度。申请专利范围项18之方法，其中每一基底半导体部份各为少于八个单层之厚度。申请专利范围项18之方法，其中超晶格通道更具有一实质的直接能带间隙。申请专利范围项18之方法，其中形成超晶格通道更包含有形成一基底半导体盖层于一最顶上层群组之上。申请专利范围项18之方法，其中所有的该些基底半导体部份皆为相同数目单层之厚度。申请专利范围项18之方法，其中该些基底半导体部份其中之至少某些系为不同数目单层之厚度。申请专利范围项18之方法，其中每一能带修改层各包含有由氧，氮，氟及碳-氧所组成之群组中所选定之一非半导体。 |
