半导体元件之制造方法及其结构;ADVANCED FORMING METHOD AND STRUCTURE OF A SEMICONDUCTOR DEVICE

摘要

一种半导体元件之制造方法。首先，提供一基材，且此基材具有暴露的金属表面。接着，进行一还原制程以还原该金属表面。随后，于惰性或还原的环境下，移动基材至反应室中。其中上述之反应室系用以进行一金属沉积制程。

主权项

1.一种半导体元件之制造方法，包含：提供一基材，该基材具有暴露的一金属表面；进行一还原制程以还原该金属表面；以及进行一金属活化制程；于一惰性或还原的环境下，移动该基材至一反应室中，其中该反应室系用以进行一金属沉积制程。 ;2.如申请专利范围第1项所述之半导体元件之制造方法，其中该金属表面是连续的。 ;3.如申请专利范围第1项所述之半导体元件之制造方法，其中该还原制程包含一乾式制程，该乾式制程系于一乾式真空反应室中进行。 ;4.如申请专利范围第1项所述之半导体元件之制造方法，其中该还原制程包含暴露该基材于一顺流电浆中。 ;5.如申请专利范围第4项所述之半导体元件之制造方法，其中该顺流电浆之气体源包括氢气或氢气/氮气。 ;6.如申请专利范围第1项所述之半导体元件之制造方法，其中该还原制程包含于氢气或一氢气/氮气中进行一热烤步骤。 ;7.如申请专利范围第6项所述之半导体元件之制造方法，其中该热烤步骤之温度为25℃至200℃。 ;8.如申请专利范围第6项所述之半导体元件之制造方法，其中该热烤步骤包含暴露该基材于一紫外光或一电子束中。 ;9.如申请专利范围第1项所述之半导体元件之制造方法，其中该暴露的金属表面之材质包含铜、钨、钌、钴、镍或钛。 ;10.如申请专利范围第1项所述之半导体元件之制造方法，于进行该还原制程之前更包含氧化该暴露的金属表面。 ;11.如申请专利范围第1项所述之半导体元件之制造方法，其中该基材更包含一铜晶种层，该铜晶种层系位于一中介窗或一沟渠中。 ;12.如申请专利范围第1项所述之半导体元件之制造方法，其中该金属沉积制程包含电化学沉积制程或置换沉积制程。 ;13.如申请专利范围第1项所述之半导体元件之制造方法，其中该还原制程与该金属沉积制程系于整合聚集机台中进行。 ;14.如申请专利范围第1项所述之半导体元件之制造方法，其中该金属沉积制程包含一无电镀制程。 ;15.如申请专利范围第14项所述之半导体元件之制造方法，其中该无电镀制程包含暴露该基材于一还原剂中，该还原剂系选自于由硼氢化纳(NaBH4)、(CH3)2 NHBH3以及次磷酸钠(NaH2 PO2)所组成之一群组。 ;16.如申请专利范围第1项所述之半导体元件之制造方法，其中该金属活化制程包含一自活化制程。 ;17.如申请专利范围第1项所述之半导体元件之制造方法，其中该金属活化制程包含一钯活化制程。;为让本发明之上述和其他目的、特征、优点与实施例能更明显易懂，所附图式之详细说明如下：第1图，其系绘示本发明之一实施例之一种制造半导体元件之结构示意图。;第2图，系绘示本发明之一实施例之一种具有覆盖层之剖面结构示意图。;第3图，其系绘示本发明之较佳实施例中，以不同预沉积清洗步骤所得到的线电阻之长条图。;第4图，其系为第1图之步骤流程图。;第5图，其系绘示本发明之另一实施例之步骤流程图。;第6A－6B图，其系绘示本发明之一实施例之一种内连线结构之示意图。;第7图，其系绘示本发明之一实施例之步骤流程图。;第8图，其系本发明之一实施例之步骤流程图。