发明名称 半导体集成电路装置及其制造方法
摘要 本发明提供一种半导体集成电路装置及其制造方法。在使用SOG膜作为层间绝缘膜的光检测器中,因受光部的上部构造层中产生的膜厚差,会引起开口部的底面不平坦,产生受光部面内的入射光量的不均匀。其解决方法是,在被布线构造所包围的四边形受光部内部形成开口部时,除去角部进行蚀刻。例如,在将开口部形成为八角形的情况下,开口部的4条边与受光部的4条边相接,开口部的其他4条边设置在比受光部的4个角部向受光部的中心部后退的位置上。
申请公布号 CN100508202C 申请公布日期 2009.07.01
申请号 CN200710110012.X 申请日期 2007.06.12
申请人 三洋电机株式会社 发明人 山田哲也
分类号 H01L27/144(2006.01)I;H01L23/522(2006.01)I;H01L21/822(2006.01)I;H01L21/768(2006.01)I 主分类号 H01L27/144(2006.01)I
代理机构 中科专利商标代理有限责任公司 代理人 李香兰
主权项 1. 一种半导体集成电路装置,在包括受光部的半导体基板中具有:在所述半导体基板上,按照平面形状具有角部的方式包围所述受光部的布线构造;在所述半导体基板以及所述布线构造上由旋涂玻璃膜形成的层间绝缘膜;以及对形成在所述受光部上的所述层间绝缘膜进行蚀刻而形成的开口部;所述开口部中与所述角部对应的部分被倒角。
地址 日本国大阪府