3G和4G终端休眠模式控制装置

摘要

本实用新型提出一种用于TD－SCDMA、Beyond 3G、4G终端的休眠模式控制装置。该休眠模式控制装置由手机数字基带中的微处理器CPU、时钟发生器、解调器的主定时器、通用定时器、休眠定时器、中断控制器、32KHz晶体振荡器、电压控制温度补偿晶体振荡器VCTCXO、键盘及通用异步收发器UART等部件构成。该休眠模式控制装置支持3G、4G移动通信时隙寻呼模式，其中包括实现时钟校准、进入休眠模式、休眠模式、退出休眠模式等机制。并且，该装置还采用了时钟握手机制，实现了进入休眠模式和退出休眠模式过程中的低、高频时钟间无干扰、快速、稳定的转换。

主权项

1.一种用于TD-SCDMA、Beyond 3G、4G终端的休眠模式控制装置，其特征是：该休眠模式控制装置由手机数字基带中的微处理器ARM CPU、时钟发生器、解调器的主定时器、通用定时器、休眠定时器、中断控制器、32KHz晶体振荡器、电压控制温度补偿晶体振荡器VCTCXO、键盘及通用异步收发器UART构成；(1)CPU与时钟发生器、中断控制器、电压控制温度补偿晶振VCTCXO、休眠定时计数器、主定时器、DSP之间的接口连接通信，其中：1)CPU的1个输出端与休眠定时计数器的编程寄存器输入端相连接，2)CPU的1个输出端与VCTCXO的1个控制输入端相连接，3)中断控制器的1个输出端与CPU的1个中断信号输入端相连接，4)CPU的1个时钟输入端与时钟发生器的1个输出端相连接，5)CPU的1个输出端与中断控制器的1个输入端相连接，6)CPU的1个指令输出端与时钟发生器和主定时器的各1个控制信号输入端相连接，7)CPU的1个读写端与时钟发生器的校准时间寄存器相连接，8)CPU的1个输出端与时钟发生器中休眠指令控制寄存器输入端相连接，(2)时钟发生器与CPU、主定时器、32KHz晶体振荡器、电压控制温度补偿晶振VCTCXO、休眠定时器、DSP之间的接口连接通信，其中：1)时钟发生器的1个输出端与CPU的1个时钟输入端相连接，2)CPU的1个指令输出端与时钟发生器的1个控制信号输入端相连接，3)时钟发生器的1个输出端与CPU的1个读写输入端相连接，4)时钟发生器的1个输出端与主定时器的1个输入端相连接，5)主定时器的1个输出端与时钟发生器的1个输入端相连接，6)时钟发生器的1个输出端与休眠定时器的1个控制信号输入端相连接，7)时钟发生器的1个输出端与主定时器的1个时钟输入端相连接，8)时钟发生器的输出端与通用定时器、休眠定时器、DSP及其它外设的时钟输入端相连接，(3)主定时器与CPU、时钟发生器、DSP之间的接口连接通信，其中：1)主定时器的1个时钟输入端与时钟发生器的1个输出端相连接，2)CPU的1个指令输出端与主定时器的1个输入端相连接，3)时钟发生器的1个输出端与主定时器的1个输入端相连接，4)主定时器的1个输出端与时钟发生器的1个输入端相连接，5)DSP的1个输出端与主定时器的1个控制输入端相连接，(4)通用定时器与时钟发生器、中断控制器之间的接口连接通信，其中：1)通用定时器的1个时钟输入端与时钟发生器的1个输出端相连接，2)通用定时器的1个中断输出端与中断控制器的1个输入端相连接，(5)休眠定时器与CPU、时钟发生器、中断控制器之间的接口连接通信，其中：1)CPU的1个输出端与休眠定时计数器内的编程寄存器的输入端相连接，2)时钟发生器的1个输出端与休眠定时器的1个输入端相连接，3)时钟发生器的1个输出端与休眠定时器的1个时钟输入端相连接，4)休眠定时器的1个中断输出端与中断控制器的1个输入端相连接，5)CPU的1个读写端与休眠定时器的1个输入输出端相连接，(6)中断控制器与CPU、主定时器、通用定时器、休眠定时器、VCTCXO、键盘及UART等外设之间的接口连接通信，其中：1)键盘或者休眠定时器的1个中断信号输出端与中断控制器的1个输入端相连接，2)中断控制器的1个输出端与VCTCXO的1个输入端相连接，3)中断控制器的1个输出端与CPU的1个中断信号输入端相连接，4)通用定时器的1个中断信号输出端与中断控制器的1个输入端相连接，5)CPU的1个中断信号输出端与中断控制器的1个输入端相连接，6)主定时器的1个中断信号输出端与中断控制器的1个输入端相连接，(7)32KHz晶体振荡器与时钟发生器之间存在接口，32KHz晶体振荡器的输出端与时钟发生器的1个时钟输入端相连接；(8)VCTCXO与CPU、时钟发生器、中断控制器之间的接口连接通信，其中：1)VCTCXO的1个输出端与时钟发生器的1个时钟输入端相连接，2)中断控制器的1个输出端与VCTCXO的1个控制信号输入端相连接，3)CPU的1个输出端与VCTCXO的1个控制信号输入端相连接，(9)键盘及UART等外设与中断控制器之间的接口连接通信，其键盘及UART外设的中断信号输出端与中断控制器的各1个输入端相连接。