| 摘要 |
本发明描述一种测试包含一非同步时序电路(14)之测试准备电路的方法。该非同步时序电路(14)跑含一具有一组合逻辑电路(22)之时间连续回授回路(22、26),该组合逻辑电路具有用于一回授信号与一另一逻辑电路所提供之一另一信号的输入。该测试准备电路包含一测试扫描移位暂存器结构(12)。该方法之一测试循环包含-一第一阶段(阶段1),其中打断该时间连续回授回路(22、26),且来自该移位暂存器结构(12)内之一暂存器(31)之测试资料替代一回授信号。将一另一测试信号提供至该另一逻辑电路(103、143;145、143),允许该另一测试信号改变该另一逻辑电路所提供之该另一信号(a)之値。-一第二阶段(阶段2),其中该另一逻辑电路之输出系藉由防止该测试信号改变该另一逻辑电路所提供之该另一信号来稳定,同时仍打断该时间连续回授回路。-该测试循环之一第三阶段(阶段3),其中在回复该回授回路时捕获该回授回路所决定的一测试结果用于透过该移位暂存器结构(12)来运输,同时仍稳定该另一逻辑电路之输出。 |
