| 主权项 |
1.一种半导体装置,其特征在于: 具有: 半导体晶片,其系在主面配置有复数个电极; 复数条导线,其系分别电气性地连接于前述半导体 晶片之复数个电极;以及 树脂封装体,其系将前述半导体晶片和前述复数条 导线予以封装; 前述复数条导线系含有: 第1导线,其系自前述树脂封装体之安装面露出,且 具有位于前述树脂封装体的侧面侧之第1外部连接 部;以及 第2导线,其系和前述第1导线相邻合,且自前述树脂 封装体之安装面露出,并具有较前述第1外部连接 部更位于前述半导体晶片侧之第2外部连接部; 前述第1和第2导线系接着固定于前述半导体晶片 。 2.如申请专利范围第1项之半导体装置,其中 前述第1和第2导线之一端系接着固定于前述半导 体晶片之主面,且和前述一端侧为相反侧之另一端 侧,系配置于前述树脂封装体之侧面侧。 3.如申请专利范围第1项之半导体装置,其中 前述第1和第2导线系横切半导体晶片之外围边缘 而延伸, 前述第1和第2外部连接部系设置于前述半导体晶 片的周围之前述第1和第2导线之部份。 4.如申请专利范围第1项之半导体装置,其中 前述第1和第2导线系具有: 第1部份,其系延展于前述半导体晶片之主面上; 第2部份,其系自前述第1部份弯曲至前述树脂封装 体之构装面侧;以及 第3部份,其系自前述第2部份朝向前述树脂封装体 之侧面延伸; 前述第1和第2外部连接部,系分别设置于前述第1和 第2导线之第3部份。 5.如申请专利范围第4项之半导体装置,其中 前述第1和第2导线之各个第1部份,系接着固定于半 导体晶片之主面。 6.如申请专利范围第1项之半导体装置,其中 前述半导体晶片之主面,系位于前述树脂封装体之 构装面侧。 7.如申请专利范围第1项之半导体装置,其中 和前述半导体晶片之主面相反侧之背面,系自前述 树脂封装体露出。 8.如申请专利范围第1项之半导体装置,其中 和前述半导体晶片之主面相反侧之背面,系位于树 脂封装体之构装面侧。 9.如申请专利范围第4项之半导体装置,其中 前述第1和第2外部连接部之宽幅,系较前述第1和第 2导线之第3部份之宽幅更宽。 10.如申请专利范围第4项之半导体装置,其中 前述第1和第2外部连接部之间隔,系较前述第1和第 2导线之第3部份之间隔更窄。 11.如申请专利范围第1项之半导体装置,其中 前述第1和第2外部连接部之厚度,系较前述第1和第 2导线之厚度更厚。 12.如申请专利范围第1项之半导体装置,其中 前述第1和第2外部连接部,系自前述树脂封装体之 构装面突出。 13.如申请专利范围第1项之半导体装置,其中 前述复数条导线系经由焊线,分别和前述半导体晶 片之复数个电极作电气性连接。 14.如申请专利范围第1项之半导体装置,其中 与前述半导体晶片之厚度方向相交叉之平面形状 系形成为方形, 前述复数个电极系沿着前述半导体晶片之主面之2 条中心线中之一中心线形成中央排列。 15.如申请专利范围第1项之半导体装置,其中 前述半导体晶片之厚度方向相交叉之平面形状系 形成为长方形, 前述复数个电极系沿着和前述半导体晶片之主面 之长边方向相同方向之中心线形成中央排列。 16.如申请专利范围第1项之半导体装置,其中 前述第1和第2导线,系经由绝缘性卷带而接着固定 于前述半导体晶片。 17.一种半导体装置,其特征在于: 具有: 半导体晶片,其系在主面配置有复数个电极; 第1导线群,其系沿着前述半导体晶片之第1边而配 置,且包含分别电气性地连接于前述半导体晶片之 复数个电极之复数条导线; 第2导线群,其系沿着和前述半导体晶片之第1边为 相反侧的第2边而配置,且包含分别电气性地连接 于前述半导体晶片之复数个电极之复数条导线;以 及 树脂封装体,其系将前述半导体晶片、前述第1和 第2导线群予以封装; 前述第1和第2导线群,其系含有: 第1导线,其系自前述树脂封装体之构装面露出,且 具有位于前述树脂封装体侧面侧之第1外部连接部 ;以及 第2导线,其系和前述第1导线相邻合,且自前述树脂 封装体之构装面露出,并具有较前述第1外部连接 部更位于前述半导体晶片侧之第2外部连接部; 前述第1和第2导线系接着固定于前述半导体晶片 。 18.如申请专利范围第17项之半导体装置,其中 前述第1导线群之第1和第2导线,其一端侧系接着固 定于前述半导体晶片之主面,且和前述一端侧为相 反侧之另一端侧系配置于前述树脂封装体之第1侧 面侧, 前述第2导线群之第1和第2导线,其一端侧系接着固 定于前述半导体晶片之主面,且和前述一端侧为相 反侧之另一端侧,系配置于和前述树脂封装体之第 1侧面为相反侧之第2侧面侧。 19.如申请专利范围第17项之半导体装置,其中 前述第1和第2导线系具有: 第1部份,其系延展于前述半导体晶片之主面上; 第2部份,其系自前述第1部份弯曲至前述树脂封装 体之构装面侧;以及 第3部份,其系自前述第2部份朝向前述树脂封装体 之侧面延伸; 前述第1和第2外部连接部,系分别设置于前述第1和 第2导线之第3部份。 20.一种半导体装置之制造方法,其特征在于包含下 述步骤: 准备导线框,其中该导线框系具有包含第1端部及 第2端部之第1导线、与第1导线相邻且包含第1端部 及第2端部之第2导线、设置于前述第1导线的第1外 部连接部、和设置于前述第2导线且较前述第1外 部连接部更位于前述导线的一端侧之第2外部连接 部; 准备成形模型,其中该成形模型具有第1型,其系在 第1并合面具有第1夹止部及连接于该第1夹止部之 空腔、以及第2型,其系在和前述第1并合面相对向 之第2并合面,具有和前述第1夹止部相对向之第2夹 止部; 将前述第1和第2导线之前述第1端部固定于半导体 晶片; 分别将配置于前述半导体晶片主面之复数个电极 和前述第1与第2导线作电气性连接;以及 以前述第1和第2夹止部,将前述第1和第2导线之前 述第2端部自上下方向挟入,且为将半导体晶片、 前述第1和第2导线以树脂封装,在使前述第1和第2 外部连接部接触配置在前述第1和第2导线之前述 第2端部与前述第2并合面间的树脂片之状态下,于 配置后将树脂填充于前述空腔之内部,并对前述半 导体晶片、前述第1和第2导线进行树脂封装。 21.如申请专利范围第20项之半导体装置之制造方 法,其中 前述第1和第2导线之第1端部系固定于前述半导体 晶片之主面。 22.如申请专利范围第20项之半导体装置之制造方 法,其中 前述第1和第2导线系横切半导体晶片之外围边缘 而延伸, 前述第1和第2外部连接部,系于前述半导体晶片外 部分别设置于前述第1和第2导线。 23.如申请专利范围第20项之半导体装置之制造方 法,其中 前述第1和第2导线系分别具有: 第1部份,其系延展于前述半导体晶片之主面上; 第2部份,其系自前述第1部份弯曲至前述第2并合面 侧;以及 第3部份,其系自前述第2部份朝向前述第1和第2夹 止部而延伸; 前述第1和第2外部连接部系分别设置于前述第1和 第2导线之第3部份。 24.如申请专利范围第23项之半导体装置之制造方 法,其中 前述第1和第2导线之第1部份,系接着固定于半导体 晶片之主面。 25.如申请专利范围第20项之半导体装置之制造方 法,其中 前述半导体晶片之主面,系和前述树脂片相对向。 26.如申请专利范围第20项之半导体装置之制造方 法,其中 和前述半导体晶片之主面为相反侧之背面,系接触 于前述空腔之内壁面。 27.如申请专利范围第20项之半导体装置之制造方 法,其中 和前述半导体晶片之主面为相反侧之背面,系和前 述树脂片相对向。 28.如申请专利范围第23项之半导体装置之制造方 法,其中 前述各第1和第2外部连接部之宽幅,系较前述各第1 和第2导线之第3部份之宽幅更宽。 29.如申请专利范围第20项之半导体装置之制造方 法,其中 前述第1和第2外部连接部之厚度,系较前述第1和第 2导线之厚度更厚。 30.如申请专利范围第20项之半导体装置之制造方 法,其中 系以焊线进行前述半导体晶片之电极和前述第1与 第2导线之电气性连接。 31.如申请专利范围第20项之半导体装置之制造方 法,其中 与前述半导体晶片之厚度方向相交叉之平面形状 系形成为方形, 前述复数个电极系沿着前述半导体晶片之主面之2 条中心线中之一中心线形成中央排列。 32.如申请专利范围第20项之半导体装置之制造方 法,其中 前述第1和第2导线系经由绝缘性卷带而固定于前 述半导体晶片。 33.一种半导体装置之制造方法,其特征为具有下列 步骤: (a)准备导线框,其系具有第1和第2导线,该第1和第2 导线分别具备第1端部与设有外部连接部之第2端 部;并准备主面上配置有复数电极之半导体晶片; (b)将前述半导体晶片与前述导线框接着,使前述各 第1和第2导线之前述第1端部固定于前述半导体晶 片之主面; (c)于前述(b)步骤之后,将包含前述半导体晶片之导 线框,使前述半导体晶片与前述各第1和第2导线之 第1端部配置于由成型模型之上型与下型所定出的 空腔内;将前述各第1和第2导线之前述第2端部侧以 前述上型与前述下型夹入,使前述各第1和第2导线 之第2端部底面的一部份与前述下型之内面邻接; (d)以移转成形法将树脂注入前述成型模型之前述 空腔内,形成树脂封装体,将前述半导体晶片与前 述各第1和第2导线之前述第1端部封装;并使前述各 第1与第2导线之前述第2端部之前述底面之一部份 自前述树脂封装体下方露出。 34.如申请专利范围第33项之半导体装置之造方法, 其中 于前述(b)步骤与前述(c)步骤之间,进一步将前述第 1和第2导线之第1端部以焊线与前述半导体晶片之 复数电极进行电气性连接。 35.如申请专利范围第33项之半导体装置之造方法, 其中前述第1和第2导线之第2端部,系分别设置于前 述半导体晶片之外部。 图式简单说明: 图1表示本发明之实施形态1之半导体装置之外观( 主面侧)之平面图。 图2表示本发明之实施形态1之半导体装置之外观( 背面侧)之平面图(底面图)。 图3表示本发明之实施形态1之半导体装置之内部 安装(背面侧)之平面图。 图4将图3之一部份予以放大之截面图。 图5表示本发明之实施形态1之半导体装置之内部 安装之截面图((a)系沿着图3之A-A线之截面图,(b)系 沿着图3之B-B线之截面图)。 图6将图5(a)之一部份予以放大之截面图。 图7表示在本发明之实施形态1之半导体装置之制 造当中所使用之导线框之一部份之平面图。 图8将图7之一部份予以放大之截面图。 图9表示在本发明之实施形态1之半导体装置之制 造当中所使用之导线框之一部份之截面图((a)系沿 着第1导线之截面图,(b)系沿着第2导线之截面图)。 图10本发明之实施形态1之半导体装置之制造步骤 中之截面图((a)系晶粒接合步骤之截面图,(b)系导 线接合步骤之截面图)。 图11在本发明之实施形态1之半导体装置之制造步 骤中之模组步骤当中,沿着第1导线之截面图。 图12将图11之一部份予以放大之截面图。 图13在本发明之实施形态1之半导体装置之制造步 骤中之模组步骤当中,沿着第2导线之截面图。 图14将图13之一部份予以放大之截面图。 图15本发明之实施形态2之半导体装置之制造步骤( (a)系沿着第1导线之截面图,(b)系沿着第2导线之截 面图)。 图16在本发明之实施形态2之半导体装置之制造步 骤中之模组步骤当中,沿着第1导线之截面图。 图17在本发明之实施形态2之半导体装置之制造步 骤中之模组步骤当中,沿着第2导线之截面图。 图18本发明之实施形态3之半导体装置之截面图((a) 系沿着第1导线之截面图,(b)系沿着第2导线之截面 图)。 图19表示本发明之实施形态4之半导体装置之制造 步骤之截面图((a)、(b)、(c))。 图20表示本发明之实施形态4之半导体装置之制造 步骤之截面图((a)、(b)、(c))。 图21表示本发明之实施形态5之半导体装置之制造 步骤之截面图((a)、(b))。 图22表示本发明之实施形态5之半导体装置之制造 步骤之截面图((a)、(b))。 图23表示本发明之实施形态5之半导体装置之制造 步骤之截面图((a)、(b))。 图24表示本发明之实施形态6之半导体装置之制造 步骤之截面图((a)、(b))。 图25表示本发明之实施形态6之半导体装置之制造 步骤之截面图((a)、(b)、(c))。 图26表示本发明之实施形态6之半导体装置之内部 安装之截面图。 图27表示本发明之实施形态7之半导体装置之内部 安装之截面图。 图28表示本发明之实施形态8之半导体装置之内部 安装之截面图。 图29表示本发明之实施形态9之半导体装置之内部 安装之截面图。 图30表示本发明之实施形态10之半导体装置之内部 安装之截面图。 图31表示本发明之实施形态11之半导体装置之内部 安装之截面图。 图32表示本发明之实施形态12之模组之概略构成之 截面图。 图33在本发明之实施形态12之模组之制造当中,表 示半导体装置之第1构装方法之截面图。 图34在本发明之实施形态12之模组之制造当中,表 示半导体装置之第2构装方法之截面图。 图35在本发明之实施形态12之模组之制造当中,表 示半导体装置之第2构装方法之截面图。 |
