发明名称 具嵌埋半导体元件之电路板叠接结构
摘要 一种具嵌埋半导体元件之电路板叠接结构,系包括至少二电路板,各该电路板表面具有线路层及至少一开口,于该开口中嵌埋有一半导体元件,该半导体元件具有复数电极垫,且该线路层具有复数导电结构及电性连接垫,使该线路层之导电结构电性连接该半导体元件之电极垫;以及至少一黏着层,系夹置于该至少二电路板间,该黏着层中相对应于该电性连接垫的位置设有导电材料,使该至少二电路板之电性连接垫得以藉由该导电材料形成通路,进而构成电路板间之电性连接。
申请公布号 TW200744180 申请公布日期 2007.12.01
申请号 TW095118404 申请日期 2006.05.24
申请人 全懋精密科技股份有限公司 发明人 许诗滨;连仲城;张家维
分类号 H01L23/48(2006.01);H01L21/60(2006.01);H01L25/065(2006.01) 主分类号 H01L23/48(2006.01)
代理机构 代理人 陈昭诚
主权项
地址 新竹市科学园区力行路6号