| 摘要 |
一种制造快闪记忆体元件之方法。依据本发明，一浮置闸可被形成且单元(cell)间之距离藉使用一传导层而不使用SA-STI制程可被充份地确保，SA-STI制程不能被施加至高积体化半导体元件之制造制程。它因此能最小化相邻单元间之干扰现象。又，在一仅覆盖高电压电晶体区域之光阻膜形成后隔离膜被蚀刻，或一闸极氧化膜在一半导体基板被蚀刻一厚度后形成，该厚度为与高电压电晶体区域之闸极氧化膜之厚度相同，使得单元区域与高电压电晶体区域间之步阶为相同的。因此，该耦合比率甚至可藉高电压电晶体区域之闸极氧化膜被增加，该高电压电晶体区域之闸极氧化膜较厚于单元区域之隧道氧化膜。此外，当一隔离膜被蚀刻一预定深度以控制EFH时，对隧道氧化膜、半导体基板或浮置闸之损害可以除传导层间隙壁被形成在浮置闸之侧壁上的方式，藉控制EFH被避免且该隔离膜进一步被蚀刻。 |
