用于降低微处理器内的虚假差错检测的方法和装置

摘要

一种降低微处理器内的虚假差错检测的技术。pi比特随着指令通过指令流程路径传播。当检测到奇偶校验差错时，该pi比特被置位而非引发机器检查异常。一旦到达提交点，处理器就能够确定该指令是否在错误路径上。

主权项

1.一种处理器，包括：接收指令的解码模块；与所述指令相关联以标识是否出现了破坏所述指令的比特状态变化的比特，所述差错比特与奇偶校验相关联并随所述指令一起流动；耦合至所述解码模块用以存储所述指令的存储结构；以及耦合至所述存储结构并包含处理所述指令的多个阶段的指令处理单元，其中所述处理器在提交点确定指令是否为错误路径指令。